首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 781 毫秒
1.
在分析了传统DDFS应用中存在的资源利用率不高,输出频率不够精准、缺陷的基础上,提出了一种基于改进直接数字频率合成(DDFS)技术的谐波信号发生器的设计与实现方法.该方法从频率精度的提高和内存容量的压缩两方面进行一些有益的探讨.实践证明,通过优化DDFS结构和引进新的算法,在不影响系统速度和可靠性的前提下有效地提高了频率精度和实现了内存压缩.  相似文献   

2.
为解决现有曼彻斯特解码中需要加同步头、时钟抖动带来的相位模糊等问题,提出一种新型曼彻斯特解码时钟提取和解码电路.该系统采用DDFS(直接数字频率合成)技术,通过粗同步、细同步分别进行捕获(测量码率)和相位跟踪(锁相).仿真和实验结果表明,该系统在信噪比大于2.4 d B下可以准确的提取时钟和正确解码.  相似文献   

3.
基于单片机和EDA相结合的技术,用于产生各种频率的正弦波、方波和三角波,其幅值0-5V可调,幅值步进为0.039V,频率步进为1Hz.波形发生器以单片机(MCS8031)为中心控制单元,由键盘输入模块、数码管显示模块、D/A波形发生模块、幅值调整模块组成.采用DDFS技术,先将要求的波形数据存储于EEPROM中,保证掉电以后波形数据不丢失.采用FPGA实现波形的发生,通过DDFS技术、VHDL语言和单片机汇编语言编程技术的完美结合,实现了对正弦波、方波和三角波三种波形的频率、幅值的设置和发生.  相似文献   

4.
针对直接数字频率合成的相位截尾误差,提出了采用高速CPLD设计实时连续正弦运算模块彻底避免相位截尾误差问题,给出了几种可行的算法分析和谱纯度仿真讨论。该模块具有较好的输出信号质量,运行速度与DDFS相当,不仅可以和单片机构成两片结构的信号发生器,也可以作为信号源嵌入到各种片上电子系统设计中去,具有设计的灵活性和底层可重用性。  相似文献   

5.
基于通用计数器组成的数字频率计的测频原理,分析了数字频率计普遍存在的测频误差:标准频率误差和量化误差.由于标准频率误差由标准频率源的频率准确度和稳定性决定,通常选用准确度和稳定性很高的石英晶体振荡器构成,其频率精度可达10-9量级及以上.因此,数字频率计的测频误差主要取决于量化误差(±1误差).通过探讨量化误差与被测频率和闸门时间的关系,给出了减小测频误差的基本方法.  相似文献   

6.
采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计.可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制.实验结果表明该信号发生器达到了一个比较好的设计精度.  相似文献   

7.
通过搭建谐振式光学陀螺(R-MOG)测试系统,对光纤环形谐振腔(FRR)的谐振特性及其一次谐波特性进行分析,提出一种数字比例(PI)闭环反馈控制的方法,将光源的输出频率精确锁定在环路的谐振频率点处。采用数字锁频方式应用于R-MOG中,优化锁频技术,实现谐振频率在4 000 s的锁定,稳定度优于9×10~(-12)。测试表明,该数字锁频技术提高了陀螺的灵敏度和输出稳定度,具有快速、准确及适用范围广等优点,为R-MOG提供了新的检测方法,具有较高的工程应用价值。  相似文献   

8.
文章介绍了以单片机89C51为核心的一种数字频率计的设计方法.该频率计实现频率量程的自动切换,具有较高设计精度.  相似文献   

9.
数字电路在技术性能、集成化和设计周期各方面都超过模拟电路。该文提出了一个采用数字锁相环(DPLL)实现同步的高频滞回控制降压型DC-DC转换器的设计。数字锁相环锁定到参考时钟频率,使用数字控制延迟线(DCDL)补偿占空比变化对转换器开关频率的影响,消除了开关频率对转换器输出电压的依赖性,有效解决了转换器的稳定性与快速阶跃响应的矛盾,转换效率、纹波等性能优越。  相似文献   

10.
本文设计实现了一个基于LabVIEW的虚拟实验仪器,包括虚拟信号发生器、虚拟双踪数字存储示波器等。其中信号发生器能产生三角波、方波和正弦波,并叠加噪声;示波器实现双通道信号测量、频率幅度测量、信号存储及回放、触发通道控制等功能;实现对外部采集信号及虚拟信号的测量及显示。为了提高所测量信号频率的准确度,通过加上相应窗函数进行频率校正。  相似文献   

11.
采用GS2217单片数字立体声调频收音芯片与微控制器MSP430F149,并结合实时时钟、LCD显示、环境温度采集技术,实现多功能数字调频收音机.详细阐述了系统设计原理与软硬件的实现方法.该收音机具有自动搜台、频段存储、频率显示、静音、立体声输出与环境温度实时采集、显示等功能.  相似文献   

12.
直接数字式频率合成技术(DDS)是一种先进的全数字频率合成技术,本文基于DDS的相位调制功能,给出了一种DDS数字移相器的设计方案.  相似文献   

13.
直接数字频率合成(DDS)是频率合成领域中的一项新技术.本文简要介绍了DDS工作原理及其特性,详细阐述了应用DDS技术和单片机控制技术、选用AD9851芯片研制一台高分辨率、高稳定度和较高纯度信号源的工程实现方法,给出了系统主要硬件电路、频率控制字传送程序以及抑制杂散的方法.本设计结构简单,拓展性好;人机交互界面友好,数据输入简单、可靠;电磁兼容设计合理,保证了仪器性能稳定.  相似文献   

14.
介绍频率合成器的结构和工作原理,并给出一种由单片机80C31控制、采用大规模数字频率合成器集成电路MC145151和波形产生电路MAX038实现的高性能数字频率合成器的设计方案。  相似文献   

15.
介绍一种相位可调的信号发生器的实现方法.利用直接数字合成技术(DDS)产生数字式移相正弦波信号.信号生成由CPLD实现,主要包括相位累加器和波形查找表.以单片机为控制芯片,产生频率控制字和相位控制字送给CPLD,从而可以大幅减轻对单片机速度的要求.  相似文献   

16.
直接数字频率合成器(DDS)精度提高方法研究   总被引:1,自引:0,他引:1  
讨论了直接数字频率合成器(DDS)的工作原理,并根据正弦波的特点对ROM进行优化.优化的ROM在Flex10k10的FPGA芯片上实现,对实验结果进行比较和分析发展,该方案可以有效地改进DDS的精度.  相似文献   

17.
频率计是常用的测量仪器,它通过对单位时间内的信号脉冲进行计数测量出信号的频率。用Lattice公司生产的ISP系列在线可编程器件ISPLSI1032可以设计实现数字频率计。硬件主要有主板及显示两大模块,软件部分采用VHDL硬件描述语言进行设计,最后实现在6组LED数码管上显示频率为1~999999Hz的数字频率计。Complex Pro-grammable Logic Device(CPLD)复杂可编程逻辑器件是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,其基本设计方法是借助集成开发软件平台,用硬件描述语言生成相应的目标文件,通过下载电缆将代码传送到目标芯片中进而完成设计的数字系统。该方法设计灵活,便于实现。  相似文献   

18.
采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。实验结果表明该信号发生器达到了一个比较好的设计精度。  相似文献   

19.
DDS多波形信号发生器的设计与实现   总被引:2,自引:0,他引:2  
详细介绍了直接数字频率合成器(DDS)的工作原理、基本结构.在参考大量DDS相关文献的基础上,提出了符合结构的DDS设计方案,利用DDS技术设计了一种高频率精度的多波形信号发生器,此设计基于可编程逻辑器件FPGA,采用Max+PlusⅡ开发平台,由Verilog_HDL编程实现.  相似文献   

20.
介绍了自主设计开发的信号与系统实验箱中信号源模块的软硬件设计.整个设计以FPGA为核心,Quaturs Ⅱ为开发平台,采用VHDL语言,利用直接数字频率合成技术实现.可以通过灵活的按键开关进行频率、波形选择,输出实验模块所需信号.经仿真验证和实际运行结果表明,信号源模块满足设计要求,在实际教学中获得良好效果.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号