基于FPGA的数字调制器的实现   总被引：1，自引：0，他引：1  

聂伟  王昭辉  汤作伟 《实验技术与管理》2007,24(9):89-92

该文给出了一种基于FPGA的数字调制器实验模块的设计方法,该实验模块能实现10种不同的调制,同时还可作为由MCU控制的任意波形发生器。介绍了FPGA实现数字调制器的原理,在完成DDS模块基础上,给出了多种数字调制器的实现方法,最后对系统功能和性能进行了测试,测试结果满足设计要求。  相似文献   

基于FPGA的多体制解调器设计   总被引：1，自引：1，他引：0  

聂伟  张富丽  杨胜姚 《实验技术与管理》2009,26(10)

给出了一种基于FPGA的多体制解调器实验模块的设计,包括解调器的硬件结构、解调数学模型、Simulink仿真和VHDL语言编程.该解调器能实现5种方式的解调,功能和性能测试结果表明该解调器设计合理、有效.  相似文献   

利用SOC技术实现FSK调制器     

刘高平 《实验室研究与探索》2006,25(3):322-325

分析了典型的FSK实现原理,具体介绍一种利用SOC技术实现FSK调制器的设计方法,重点讨论了CYPRESS公司芯片CY8C24123内部各模块的连接与参数设置及其软件设计,最后给出并分析了该FSK信号调制器的测试结果。  相似文献   

基于FPGA的FSE-CMA盲均衡器设计与实现     

《实验室研究与探索》2019,(10):93-99

针对传统常模盲均衡(CMA)算法相对复杂,太多乘法器导致占用过多逻辑资源的不足,设计并实现了一种基于FPGA的FSE-CMA盲均衡器。给出了盲均衡器的总体框架,设计了硬件电路。以1～20 MHz的DPSK信号为输入信号,设计了数字下变频模块和信号解调模块。改进了FSE-CMA的滤波器结构,设计了硬件实现组成模块及抽头系数更新过程。搭建了硬件测试平台并进行级联了测试与验证。  相似文献   

水下机器人机载传感器信息采集与存储系统     

龙达峰  黄慰桐  黄近秋 《惠州学院学报》2023,(6):1-5

为实现水下移动机器人自主导航系统的低成本存储测试需求,基于FPGA设计实现水下机器人机载多传感器信息采集与存储系统。硬件系统主要由FPGA控制模块、ADS8365转换模块、Flash存储模块、USB数据读取模块等组成。测试验证结果表明所设计系统均能够实时准确地完成各通道传感器信号的采集与存储,为水下机器人自主导航系统的低成本存储测试构建提供参考方案。  相似文献   

基于FPGA的基带信号发生器的设计     

张祥丽  张慧敏  李方健 《重庆职业技术学院学报》2011,(5):153-154

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。实验结果表明该信号发生器达到了一个比较好的设计精度。  相似文献   

基于FPGA的智力竞赛抢答器实验设计与实现   总被引：1，自引：1，他引：0  

杜新虎  韩芝侠 《实验室研究与探索》2008,27(3):36-39

针对大学生电子技术综合实验的要求,在介绍Max plusⅡ的EDA软件平台的基础上,基于FPGA设计了一款实验用智力竞赛抢答器,给出了各模块及具体电路图。通过编辑、编译和器件编程,将编程器文件以在线配置方式下载到ISP实验板的EPF10K10LC84-4器件中,经实际电路测试验证,达到了预期的设计要求。该电路不但能实现互锁和自锁,并且能用声音、数字准确提示抢答的优先结果。  相似文献   

基于FPGA的基带信号发生器的设计     

张祥丽  张慧敏  李方健 《重庆职业技术学院学报》2011,20(6)

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计.可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制.实验结果表明该信号发生器达到了一个比较好的设计精度.  相似文献   

一种FPGA正弦信号发生器的设计     

林章  杨盛国  王玉兰 《闽江学院学报》2008,29(2):48-51

介绍了基于编程逻辑器件FPGA和直接数字频率合成（DDS）技术构成的正弦波形发生器．其主要模块有频率控制、相位控制、数模转换及正弦波生成等．各模块均通过VHDL语言编程在FPGA上实现,经软件仿真和硬件测试验证达到了设计要求．  相似文献   

基于FPGA的高速信号采集电路的设计与实现     

邬琦  杨江涛  马喜宏 《实验室研究与探索》2015,(4):124-128

为了解决高速信号采集过程中的数据量大、实时性、传输速率等问题,设计了一种基于FPGA的高速信号采集系统。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程。FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计,调用Modelsim仿真工具完成仿真实验。实验数据表明:该信号采集系统的采样精度为8 bit,采样速率为600k Sps,并且具有电路简单、采集精度高、采样速率快、可靠性和稳定性强,通用性和移植性好等特点,完全达到了预期效果,具有一定实用价值和广泛的应用前景。  相似文献