共查询到20条相似文献，搜索用时 15 毫秒
1.
本文提出了一种新颖的跨导放大器结构,利用有源负载的正反馈作用提高跨导和开环电压增益。采用推挽输出结构提高输出电压范围,获得高的压摆率。采用标准0．6μnCMOS工艺,经HSPICE仿真验证,所设计的OTA电路具有较高的稳定性。 相似文献
2.
用于神经信号再生的神经功能电压驱动电路 总被引：1，自引：0，他引：1
采用华润上华0.6μm CMOS工艺,设计实现了一种用于神经信号再生微电子系统的低功耗、高增益功能电激励电压驱动电路.它可以用于驱动激励电极和与之相连的神经来再生神经信号.电路由2部分组成:全差分折叠式共源共栅放大器及带过载保护的互补型甲乙类输出级.电路采用了满摆幅的输入输出结构,保证了大输入电压范围和大输出电压范围.仿真结果表明,电路增益可以达到81dB,具有295kHz的3dB带宽.芯片面积为1.06mm×0.52mm.经流片实现后在片测试,在单电源 5V下工作,直流功耗约为7.5mW,输出电压幅度达到4.8V;同时在单电源 3.3V下也可正常工作. 相似文献
3.
4.
针对无源光网络(PON)设计了10 Gbit/s的突发模式前置放大器. 为了获取大动态范围和快速响应,电路采用DC耦合结构,并设计了一种反馈型峰值检测单元以实现自动增益控制与阈值提取功能. 利用调节型共源共栅(RGC)结构的输入级单元减小了电路的输入电阻,使得包括光检测器电容在内的大寄生电容与电路的主极点相隔离,从而提高了带宽. 该前置放大器采用低成本的0.13 μm CMOS工艺实现,芯片面积为425μm×475μm,总功耗为23.4mW. 测试结果表明,电路的工作速率范围在1.25 ～10.312 5Gbit/s,可提供64.0 dBΩ的高跨阻增益与54. 6 dBΩ的低跨阻增益,输入动态范围大于22.9 dB. 等效输入噪声电流为23.4 pA/Hz1/2. 该放大器可满足10G-EPON与XG-PON的相关指标. 相似文献
5.
一种高性能低电压全摆幅CMOS运放设计 总被引：1，自引：0，他引：1
潘学文 《湖南科技学院学报》2011,32(8)
采用CMOS 0.5μm工艺设计了一种低电压全摆幅CMOS运算放大器,提出了一种新颖简单的电平偏移电路,为运放的输入级提供了良好的电平位移,当电源电压降至或者小于N型与P型管阈值电压之和时,也能使的运放在任何共模输入电压下可以正常工作,实现了输入级的Rail-to-Rail特性和恒跨导。采用Hspice软件仿真,在1.3v单电源供电下,直流开环增益达106.5dB,相位裕度为72°,功耗178.8μW。整个电路结构简单紧凑.适合于低电压应用。 相似文献
6.
《实验室研究与探索》2020,(7):133-137
设计并实现了一种同时具有可变增益和自动增益控制功能的放大器,可用于无线接收机中。该放大器主要分为4级电压放大电路和控制部分。控制部分是使用STM32单片机作为控制器,控制操作由按键输入实现,LCD1602液晶屏显示键入和系统输出信息。系统可实现可变增益和自动增益控制模式。样机指标达到超过60 dB的最大增益且能在20 d B以上以6 d B步进线性可调。 相似文献
7.
基于传统滤波器的特点,以现场可编程门阵列(FPGA)和单片机为控制核心,设计了一种新型自适应低通滤波器,实现了信号的程控放大和程控滤波功能。其中程控放大模块由仪表放大器AD620和可变增益放大器VCA810组成,最大增益60 dB,线性可调,程控滤波模块由MAX297低通滤波器和FPGA组成,利用FPGA完成信号中心频率的测量和滤波器截止频率控制信号的产生,利用MAX297实现信号的低通滤波。结果表明,对于频率变化0.1 Hz~50 kHz的输入信号,增益误差小于2%,截止频率控制信号频率误差小于1%,截止频率误差小于1.5%。 相似文献
8.
9.
提出了一种12-Gbit/s的低功耗、宽带CMOS具有双反馈结构的前馈共栅差分跨阻放大器,用于甚短距离传输光电集成电路接收机.通过将输入节点的主极点提高到一个较高的频率,增大了放大器带宽.此外,采用2个反馈环路降低输入等效电阻,从而进一步提高了带宽.提出的跨阻放大器采用TSMC0.18μm CMOS工艺制造.整个电路具有较小的芯片面积,其核心面积仅为0.0036 mm~2.在不考虑两级差分的缓冲放大器时,其功耗为14.6 mW.测试结果表明,在1.8V的电源电压下,实现了9GHz的3dB带宽和49.2dBΩ的跨阻增益.测量的平均输入噪声电流功率谱密度为28.1 p A/Hz~(1/2).在相同的工艺条件下,与已发表的文献相比,DNFFCG差分跨组放大器具有最佳的增益带宽积. 相似文献
10.
提出了一种新型的通用低压轨至轨CMOS运放．该运放在整个输入共模电压范围内获得了恒定的跨导、摆率和恒定的高增益．所提出的电路有应用于深亚微米工艺的潜力,因为运放电路的运行不依赖于晶体管平方率或线性率的约束．因此该电路比较紧凑,适用于VLSI单元的应用．轨至轨CMOS运放采用DPDM CMOS混合信号工艺设计,模拟结果表明在整个输入共模电压范围内,跨导、摆率和增益的波动分别为1％,2．3％和1．36dB．在此基础上进行了版图设计和流片测试,版图面积为0．072mm^2,实际测试结果与模拟结果基本一致． 相似文献
11.
蔡惠玲 《岳阳职业技术学院学报》2012,(3):84-86
设计一种3.3V的低功耗轨到轨CMOS运放,输入级采用差分NMOS和差分PMOS共同作用,实现大的跨导。基于CSMC的0.35um 3.3V工艺模型,利用spectre软件对电路进行仿真。在电源电压3.3V,MOS管采用低开启的LVNMOS和LVPMOS,电阻负载为10K,电容负载为50pF的情况下,运放在整个共模范围内总跨导变化仅2.4%,电压增益变化仅为1.7%,直流开环增益为109dB,增益带宽积为8.4MHz,相位裕度为71,功耗为204uW。 相似文献
12.
采用了"4I/I原理",基于0.25 um CMOS工艺,设计了一种高增益、恒跨导的输入输出轨至轨运算放大器.并讨论了该运算放大器的性能、原理及设计方法.仿真结果表明,该放大器适于较低工作电压,可作为模拟IP核电路. 相似文献
13.
基于Jazz工艺,提出一种线性可控全集成Si Ge Bi CMOS驱动放大器（DRA）,实现多种可调功率增益放大作用。电路采用全差分共射共基结构,通过调节CMOS电流镜偏置电路和Si Ge-HBT管尺寸以及3bit控制位,实现1d B步长的可控增益。仿真结果显示：在10μA的带隙基准电流源以及3.3V的电源电压下,DRA实现八种可调功率增益,其线性度指标即输出1d B压缩点OP1d B〉3d Bm,电路供电电流〈10m A,且电路输入输出匹配良好（S11与S22均小于-19d B）。 相似文献
14.
介绍了单片集成MEA系统和用于该系统的神经元信号探测电路和激励电路,基本单元电路是低功耗、低噪声、高增益和小版图尺寸的运算放大器.详细讨论了探测电路、激励电路和基本单元运算放大器的设计.神经元信号探测电路版图面积290 μm×400 μm,功耗2.02 mw,等效输入噪声17.72 nV/Hz,增益60.5 dB,输出电压摆幅-2.48～+2.5 V.激励电路版图面积130μm×290 μm,功耗740μW,输出电压摆幅-2.5～2.04 V.参数表明这2种电路适用于单片集成MEA系统.探测电路和单片集成MEA系统已经流片.探测电路的测试结果表明电路工作正常. 相似文献
15.
何红松 《湖南科技学院学报》2005,26(11):42-45
本文介绍了一个基于低频小信号检测应用的CMOS放大器的设计.设计基于中芯国际（SMIC）0.18μm CMOS工艺,使用Cadence Spectre进行仿真,结果表明该放大器在3.3V工作电压下实现开环直流增益95dB,单位增益带宽40MHZ,相位裕度67^0,100kHz工作频率时噪声系数17dB,总谐波失真（THD）-92 dB,功耗为4mW. 相似文献
16.
将利用分立器件设计的4通道神经信号再生电子系统成功地应用于大鼠和家兔的活体动物实验,再生了它们的神经信号．采用相同的原理,用CSMC0．6μm CMOS工艺设计实现了单通道神经信号再生集成电路．电路由增益可调的神经信号探测电路、缓冲器和神经功能电激励电路构成．电路采用±2．5V双电源电压供电．芯片尺寸为1．42mm×1．34mm．在片测试电路的静态功耗小于10mW,输出电阻为118mΩ,3dB带宽大于30kHz,增益在50～90dB可调．电路芯片与卡肤电极、针状双体电极一起,用于大鼠的神经信号再生的活体动物实验,成功地再生了大鼠的坐骨神经和脊髓神经信号． 相似文献
17.
18.
唐学锋 《湖州师范学院学报》2012,34(1):53-56
基于0.18μm CMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2.4GHz低噪声放大器(LNA)电路.分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,在5.4mW功耗下功率增益为18.4dB,噪声系数为1.935dB,1dB压缩点为-14dBm. 相似文献
19.
构建了直接耦合方式下的差分-运放电流串联负反馈放大电路,根据多级放大器增益的计算方法,计算了基本放大器的电压增益,进而得互导增益。另外采用微变等效电路方法,求解电路方程得到了反馈放大器的互导增益,两者满足负反馈放大电路中的基本关系。同时,启用仿真软件EWB,基本放大器和反馈放大器的仿真结果与理论计算一致。 相似文献
20.
容值在pF级别,变化量在fF级别的电容传感器广泛应用于纳米级位移测量和电容层析成像等场景中.基于开关电容充放电原理,设计一种高分辨率的微变电容检测电路.整个电路采用CSMC 0.13 um CMOS工艺,利用Cadence Spectre仿真优化,分别实现了增益为99 dB、单位增益带宽为50 MHz的运算放大器和温度系数8.2 ppm/℃、电源抑制比-88 dB的带隙基准,并最终设计出分辨率为5 fF的电容检测电路. 相似文献