共查询到19条相似文献，搜索用时 156 毫秒
1.
常远 《语文学刊:高等教育版》2011,(12):118-119
《围城》是享誉中外的文学名著,Jeanne Kelly＆Nathan K.Mao的英文译本也可称经典。本文将试用翻译补偿理论,在本文所理解的＂广义补偿＂观点下,从语言学层面分析《围城》Kelly＆Mao英文译本中对于原著的翻译补偿手法,旨在使读者对《围城》英译本翻译过程中语言学层面的补偿手段形成全面认识。 相似文献
2.
陈磊 《山东商业职业技术学院学报》2022,22(1):12-16
建立生态补偿机制有利于地方经济发展和良好生态环境的保持,是区域高质量发展的重要保障。利用能值分析法,测算饮用水源地生态资源与环境的经济价值,从而计算出云蒙湖饮用水的真实价值,作为水源地的生态补偿标准,提出合理的生态补偿方式。结果显示,2016年云蒙湖饮用水真实价值为1.8×109元人民币,单位水资源真实价值为4.75元/m3,应将其视为该年度水源地的生态补偿标准,综合采用水资源有偿使用、绿色金融、生态标识、基金运作等市场化生态补偿方式,将水源地的生态优势转化为经济优势。 相似文献
3.
蔡惠玲 《岳阳职业技术学院学报》2012,(3):84-86
设计一种3.3V的低功耗轨到轨CMOS运放,输入级采用差分NMOS和差分PMOS共同作用,实现大的跨导。基于CSMC的0.35um 3.3V工艺模型,利用spectre软件对电路进行仿真。在电源电压3.3V,MOS管采用低开启的LVNMOS和LVPMOS,电阻负载为10K,电容负载为50pF的情况下,运放在整个共模范围内总跨导变化仅2.4%,电压增益变化仅为1.7%,直流开环增益为109dB,增益带宽积为8.4MHz,相位裕度为71,功耗为204uW。 相似文献
4.
结合实际,阐述对高、低压设备较多的企业不仅采用集中补偿与就地补偿相结合的方式,还应从无功补偿方式的优化、无功管理人手,适时调整补偿结构和补偿装备的配置,健全无功管理措施,从而提高无功补偿的降损效果,即可提高供电质量又能提高经济效益。 相似文献
5.
我国农村征地补偿相关立法位阶较低,缺乏就补偿原则、规范化补偿程序等宏观性问题的有效规制。可从征地补偿权益基础、征地补偿原则、征地补偿标准和征地补偿程序四个方面构建我国农村征地补偿统一立法。 相似文献
6.
7.
8.
面向不平衡负荷补偿的静止无功补偿装置的研究 总被引：1，自引：0，他引：1
首先结合基于瞬时无功功率理论的负序和无功综合补偿的策略来实现对不平衡负荷及负荷的功率因数进行补偿,后通过改进负序和无功综合补偿方法来改善过补偿问题。 相似文献
9.
关于征地补偿标准和方式的调查分析——基于武汉市、鹤壁市的调查 总被引：1，自引：0，他引：1
近几年来,因征地补偿而引起的纠纷已成为威胁农村稳定与发展的重要因素,纠纷的关键在于补偿标准过低,补偿方式不科学,根源在于农民因土地而失去原本生存的基础并因此产生极大的心理落差。通过对武汉市和鹤壁市部分村庄进行调查,发现征地补偿中存在着补偿标准偏低,且差异明显,而以货币补偿为主的多元化补偿方式尚在探索中。该文在对调查数据进行分析的基础上,结合相关的文献,探究问题的根源,并提出相关建议,以期解决征地补偿过程中存在的问题。 相似文献
10.
罗素杰 《中国基础教育研究》2010,6(4):153-155
阐述数控机床加工过程中刀具半径补偿和长度补偿的意义和过程,揭示了刀具长度和半径补偿的实质,提出了计算补偿量的具体方法,阐明了刀具位置补偿的建立、补偿及取消的全过程,重点分析了数控加工中的刀具的二种补偿功能,并简述了刀具补偿在数控加工中的应用。 相似文献
11.
基于负反馈动态调整原理和数字化的模拟电路设计技术,本文设计了一种可调多晶硅电阻条的有源高精度片上匹配电阻电路.使用TSMC的CMOS0.25um混合信号模型,在Cadence软件环境下用spectre仿真器模拟,结果表明在500M bps的高速时钟信号作用下,所设计的匹配电阻阻值稳定在[44.3Ω,45.6Ω]范围内,最大稳定时间6μs,平均误差为±1.45%,所设计电阻平均变化范围为45Ω±1.45%,最大误差范围1.56%,高于45Ω±10%的高速串行接口协议要求. 相似文献
12.
In this paper we present a motion compensation （MC） design for the newest Audio Video coding Standard （AVS） of China. Because of compression-efficient techniques of variable block size （VBS） and sub-pixel interpolation, intensive pixel calculation and huge memory access are required. We propose a parallel serial filtering mixed luma interpolation data flow and a three-stage multiplication free chroma interpolation scheme. Compared to the conventional designs, the integrated architecture supports about 2.7 times filtering throughput. The proposed MC design utilizes Vertical Z processing order for reference data re-use and saves up to 30% memory bandwidth. The whole design requires 44.3k gates when synthesized at 108 MHz clock frequency using 0.18-μm CMOS technology and can support up to 1920×1088@30 fps AVS HDTV video decoding. 相似文献
13.
LIU Dong-sheng ZOU Xue-cheng YANG Qiu-ping XIONG Ting-wen 《浙江大学学报(A卷英文版)》2006,7(10):1765-1771
INTRODUCTION The rapidly increasing application of radio fre- quency identification (RFID) includes supply chain management, access control to buildings, public transportation, airport baggage, and express parcel logistics (Karthaus and Fischer, 2003; Feldhofer, 2004; Glidden et al., 2004). Using an RFID system is a good approach for automated identification of products. RFID system consists of two major components, an interrogator (reader) and a transponder (tag), composed of an ant… 相似文献
14.
介绍了一种应用于DRM/DAB频率综合器的宽带低相位噪声低功耗的CMOS压控振荡器.为了获得宽工作频带和大调谐范围,在LC谐振腔里并联一个开关控制的电容阵列.所设计的压控振荡器应用中芯国际的0.18μm RF CMOS工艺进行了流片实现.包括测试驱动电路和焊盘,整个芯片面积为750μm×560μm.测试结果表明,该压控振荡器的调谐范围为44.6%,振荡频率范围为2.27～3.57GHz.其相位噪声在频偏为1MHz时为-122.22dBc/Hz.在1.8V的电源电压下,其核心的功耗为6.16mW. 相似文献
15.
16.
A switched-current sample-and-hold circuit with low charge injection was proposed. To obtain low noise and charge injection, the zero-voltage switching was used to remove the signal-dependent charge injection, and the signal-independent charge injection was reduced by removing the feed-through voltage from the input port of the memory transistor directly. This current sample-and-hold circuit was implemented using CMOS 180 nm 1.8 V technology. For a 0.8 MHz sinusoidal signal input, the simulated signal-to-noise and distortion ratio and total harmonic distortion were improved from 53.74 dB and -51.24 dB to 56.53 dB and -54.36 dB at the sampling rate of 20 MHz respectively, with accuracy of 9.01 bit and power consumption of 0.44 mW. 相似文献
17.
设计并实现了一个应用于ZigBee收发机的全集成整数N频率综合器.频率综合器中采用了稳定环路带宽技术,使频率综合器的环路带宽在压控振荡器（VCO）的整个输出频率范围内恒定不变,从而维持了频率综合器的相位噪声最优值与环路稳定性.频率综合器的同相与正交信号（IQ）由VCO输出端的除2分频器产生.该频率综合器采用0.18μm RF CMOS工艺技术制造,芯片面积约1.7mm2.频率综合器采用在晶圆测试的方式进行了测试.在1.8V电源电压下,频率综合器不包括输出缓冲所消耗的总功率为28.8mW.频率综合器在2.405GHz载波1及3MHz频偏处测得相位噪声分别为-110和-122dBc/Hz.频率综合器在2MHz频偏处测得的参考杂散为-48.2dBc.测得的建立时间约为160μs. 相似文献
18.
实现了一种基于CMOS工艺的用于DRM与DAB数字广播射频调谐器的具有低相位噪声与低功耗的工作在37.5MHz的差分结构晶体振荡器.在晶体振荡器的核心部分采用了PMOS晶体管来代替传统的NMOS晶体管以降低相位噪声.采用了对称结构的电流镜以提高直流稳定度.采用了由一阶CMOS运算跨导放大器和简单的幅度探测器构成的幅度探测电路以提高输出信号的电流精确度.芯片采用0.18-μmCMOS工艺实现,芯片面积为0.35mm×0.3mm.芯片包含用于驱动50Ω测试的负载接口电路,在1.8V供电电压下,所测得的芯片功耗仅为3.6mW.晶体振荡器的工作输出信号在距离其中心频率37.5MHz频偏1kHz处的相位噪声为-134.7dBc/Hz. 相似文献
19.
A low cost of die area and power consumption CMOS image sensor readout circuit with fixed pattern noise(FPN) cancellation is proposed.By using only one coupling capacitor and switch in the double FPN cancelling correlative double sampling(CDS),pixel FPN is cancelled and column FPN is stored and eliminated by the sampleand-hold operation of digitally programmable gain amplifier(DPGA).The bandwidth balance technology based on operational amplifier(op-amp) sharing is also introduced to decrease the power dissipation of traditional multi-stage switched capacitor DPGA.The circuit is designed and simulated using 1P6M 0.18 μm 1.8 V/3.3 V process.Simulation results indicate that the proposed CDS scheme can achieve an FPN of less than 1 mV.The total sampling capacitor per column is 0.9 pF and no column-wise power is dissipated.The die area and FPN value are cut by 70% and 41% respectively compared with amplifier-based CDS.The op-amp sharing gain stage can achieve a 12-bit precision and also implement an 8-bit gain controlling within a gain range of 24 dB.Its power consumption is 1.4 mW,which is reduced by 57% compared with traditional schemes.The proposed readout circuit is suitable for the application of low power cost-sensitive imaging systems. 相似文献