一种FPGA正弦信号发生器的设计     

林章  杨盛国  王玉兰 《闽江学院学报》2008,29(2):48-51

介绍了基于编程逻辑器件FPGA和直接数字频率合成（DDS）技术构成的正弦波形发生器．其主要模块有频率控制、相位控制、数模转换及正弦波生成等．各模块均通过VHDL语言编程在FPGA上实现,经软件仿真和硬件测试验证达到了设计要求．  相似文献   

基于VHDL自动售货机的设计   总被引：1，自引：0，他引：1  

林晶晶  胡志群  周晓燕 《内江师范学院学报》2008,23(Z1)

以VHDL语言和MAXPLUSⅡ,运用GW48系列的实验箱进行仿真,实现了自动售货功能,控制系统由投币输入信号模块和功能控制模块组成,并给出相应的设计框图和VHDL源程序,实现预定的功能.  相似文献   

面向FPGA器件的VHDL语言优化设计方法     

谭卫泽  徐畅 《南宁职业技术学院学报》2008,13(4):98-100

通过叙述FPGA器件的VHDL语言典型设计流程,讨论了几种利用FPGA器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。  相似文献   

基于CPLD的简易逻辑分析仪设计     

郑桐  李宏伟  丁茹  耿丽清 《天津工程师范学院学报》2005,15(2):20-22

以CPLD可编程逻辑器件为控制核心，以VHDL语言为设计工具，利用CPLD逻辑性强的优势，综合CPLD、常规数字和模拟电路技术完成简易逻辑分析仪设计。采用两块D／A芯片作为系统输出，同时提供示波器X、Y轴信号，在模拟示波器上实现同时显示8路信号的功能。该逻辑分析仪可以实现始端触发和终端触发，可根据触发方式分别显示触发前、后所保存的逻辑状态，并显示触发点位置和时间标志线移位。  相似文献   

基于示波器显示的简易逻辑分析仪设计     

孔冬莲 《鄂州大学学报》2006,13(3):33-35,38

该系统以可编程逻辑器件（CPLD）为控制核心，VHDL语言为设计工具，利用CPLD逻辑性强的优势，综合CPLD、常规数字和模拟电路技术完成简易逻辑分析仪设计。输出利用两块D／A芯片，同时提供示波器X、Y轴信号，在模拟示波器上实现同时显示8路以上信号的功能。该逻辑分析仪为可以实现始端触发和终端触发，并可根据触发方式分别显示触发前、后所保存的逻辑状态，并显示触发点位置和时间标志线移位与显示的智能仪器。  相似文献   

基于VHDL的FPGA新实验开发——简易处理器实现     

《实验室研究与探索》2013,(11):269-272

针对FPGA课程实践性强、设计性要求高的特点,通过引入暑期短学期集中培训的方式,尽量压缩理论课堂教学时间,充分给予学生实验室动手实践机会,同时结合项目给定的方式开展实验课堂教学,并通过结果和过程两者相结合的评定方式,充分调动学生学习的积极性。实验过程中通过采用VHDL硬件描述语言实现能够执行相应指令的MCU内核等新实验开发,帮助学生深刻理解微处理器内部结构,特别是让其明白单片机整个系统的核心是一个由系统时钟驱动的全局状态机的逻辑过程。结果表明:该实验的展开使学生更好地掌握FPGA的设计原理、步骤和方法,精通VHDL硬件描述语言的开发和实践和深刻理解汇编指令的执行过程。  相似文献   

基于FPGA的多体制解调器设计   总被引：1，自引：1，他引：0  

聂伟  张富丽  杨胜姚 《实验技术与管理》2009,26(10)

给出了一种基于FPGA的多体制解调器实验模块的设计,包括解调器的硬件结构、解调数学模型、Simulink仿真和VHDL语言编程.该解调器能实现5种方式的解调,功能和性能测试结果表明该解调器设计合理、有效.  相似文献   

基于FPGA的逻辑分析仪设计     

王培元 《襄樊学院学报》2009,30(5):34-36,81

采用Altera公司的Cyclone芯片EP1C3T144C8作为硬件平台,QuartusII为软件平台,用VHDL语言设计了一个逻辑分析仪．此分析仪具有多级采样时钟和48采样通道,并且可以实现基本的与、或、与非、或非、异或和同或逻辑运算,可以方便科研、教学使用．经验证测试和实际使用,满足设计要求．  相似文献   

具有网络接口的8051片上系统实现     

支喆 《华章》2011,(10)

设计基于FPGA高性能,用VHDL语言在其上实现8051单片机IP核和MAC控制器IP核,统一两者接口,再加上总线模块、串口模块等组成一个功能强大的片上系统.该系统以8051IP核为主控制器,通过控制MAC控制器和外接PHY芯片实现网络连接.设计提供了一种使单片机简单、有效接入网络的解决方案.设计基于ISE开发环境,在Xilinx的Vritex-II pro FPGA上实现.  相似文献   

有限状态机的VHDL设计方法研究     

元泽怀 《荆门职业技术学院学报》2007,22(3):32-36,41

有限状态机及其设计技术是实用数字系统设计中的重要组成部分,是实现高效率、高可靠性逻辑控制的重要途径。VHDL是一种面向设计、多层次的标准化硬件描述语言,VHDL为设计者提供了一种全新的数字系统的设计途径。通过对基于VHDL的有限状态机设计方法进行研究分析,以及利用综合器Synplify Pro对VHDL的源设计程序进行硬件综合设计,可以生成RTL图和门级结构Technology图。结合内存控制器的VHDL设计实例,总结了有限状态机VHDL设计的一般过程。  相似文献