共查询到20条相似文献，搜索用时 31 毫秒
1.
2.
全数字定时恢复作为数字接收机的关键技术受到越来越多的关注。收端时钟与发端时钟若是不匹配会导致较大的码间干扰,为了降低这种干扰,较好的选择是直接从接收端数据流中提取时钟信号。仿真结果表明,该方法可获得良好的同步效果。井设计了一个基于立方插值技术的内插滤波器,且实现了16QAM的符号同步。 相似文献
3.
4.
本文提出的多功能数字时钟是以单片机、时钟芯片为核心,辅以必要的电路完成的,本系统通过按键来实现数字时钟的实时显示、日历、闹钟等不同的功能。数字时钟在日常生活中,它以价格低廉、小巧、使用方便、走时精度高,而受到广大消费者的喜爱。 相似文献
5.
6.
《内蒙古科技与经济》2017,(7)
本系统主要对伪随机序列数据流中的位同步时钟提取和位同步时钟频率测量进行重点设计,采用ALTERA提供的Cyclone V 5CSEMA5F31C6芯片作为主控制器。该系统的创新点在于接收端在传统的数字锁相环(DPLL)的基础上还采用了一种等精度测频法来捕获位同步时钟的频率。通过多项测试,分析并记录数据,结果显示该系统的各项指标均能较好完成设计要求。 相似文献
7.
8.
10.
针对传统多带宽合成孔径雷达系统需要多个滤波器和多种采样时钟等问题,提出一种新的数字处理方法,并详细介绍了算法方案、仿真结果和基于现场可编程门阵列(FPGA)的算法实现.该方法仅需一个最高频率的采样时钟获取离散化数据,通过对数据的插值得到其他较低时钟频率的数据,而对不同带宽信号的滤波由数字滤波器来实现.这种方法简化了系统设计,提高了系统可靠性. 相似文献
11.
12.
利用自主知识产权的DAC IP核设计和电路高速工作的设计技术,研发出硅(Si)基CMOS方式2GHz合成时钟频率的ROM-Less直接数字频率合成芯片.又从原理分析到芯片设计及流片验证完整地研发出融入过采样∑/△技术的新型高分辨率直接数字频率合成芯片.上述工作受到国际同行的重视与好评. 相似文献
13.
CPLD(可编程逻辑器件)为数字系统的设计带来了灵活性,它的时钟延迟可达纳秒级,结合其并行工作方式,在超高速领域和实时测控方面有非常广泛的应用。本次设计用CPLD产生时序波形控制LCD,取代了直接由FS8610模拟产生时需波形控制LCD的方法,这大大减少了FS8610的负担,提高系统运行的速度。 相似文献
14.
文章介绍了一种基于CPLD的高频电路的多路不同频率同步时钟输出模块的设计方法,采用单一高频时钟作为时钟源输入,通过CPLD的分频电路设计实现输出多路不同频率同步时钟,利用有限状态基设计实现CPLD的外部控制接口,实现对CPLD输出时钟频率的任意调节。有效满足复杂的高频电路设计中需要提供多路不同频率同步时钟的要求。 相似文献
15.
广播电视节目都是经过延时才进行传输的,如果延时没达到同步则会导致信号失帧、音频和视频信号出现不同步的情况,这便需要精确的时钟同步系统来进行时间控制。本文从时钟设计原理出发,深入研究了时钟同步发生器的设计原理,实现了硬件、通信和芯片电路的设计,为广播电视技术维护人员在进行时钟的同步设备选型、维修和系统设计时提供了一定价值的参考。 相似文献
16.
本文设计了一款以DS18820芯片为核心的温度数字显示报警系统.系统采用AT89S52单片机进行智能控制,利用DSI8820芯片实现了对温度的测量,通过对单片机进行报警点的设置,用液晶显示器LCD1602显示以串口传送数据,显示温度数值.同时利用时钟芯片DS1302进行计时,在时问调整方面则采用的是键盘的设计. 相似文献
17.
18.
在现代电路设计中,一个系统往往包含了多个时钟,如何在异步时钟间传递数据成为一个很突出的问题,而异步FIFO采用先进先出的设计方法,可以有效解决两个不同时钟系统之间的数据传输问题。文章介绍基于FPGA的异步FIFO设计,成功地在两个不同时钟域的FPGA数据采集电路和ARM处理机之间进行数据通信。 相似文献
19.
设计了一种对Gen2 RFID标签的振荡器频率进行校准的方法. 该方法设计了时钟校准命令; 并给出了读写器使用时钟校准命令对标签时钟频率进行逐次逼近的校准过程. 验证结果表明,带有8位校准寄存器的电路可以把时钟偏差从50%校准到0.4%以内. 相似文献
20.
电子时钟主要是利用电子技术将时钟电子化、数字化,拥有时钟精确、体积小、接口友好、可扩展性强等优点,被广泛应用于生活和工作当中。设计实现了显示时钟/日历、测量环境温度、带有定时闹铃的多功能电子时钟。设计中对当前电子钟开发手段进行了比较和分析,采用S3C44B0X和ZLG7290芯片作为核心,8位LED数码管显示和5×4的键盘,完成实时时钟的基本功能与扩展功能。这种方法具有电路简单、性能可靠、实时性好、精度高、操作简单、编程容易等优点。 相似文献