共查询到17条相似文献，搜索用时 171 毫秒
1.
次态卡诺图在时序逻辑电路分析和设计中的运用 总被引：1，自引：0，他引：1
倪树范 《绵阳师范高等专科学校学报》2000,(5):30-37
通过实际例子,阐述了次态卡诺图在分析和设计时序逻辑电路中的使用方法。该方法的使用可以使时序逻辑电路的分析和设计得到一定的简化,过程中思路清晰,状态转换直观。 相似文献
2.
通过分析两道研究生入学考试题，阐述了计算机数字电路中的组合逻辑电路的常用设计方法和时序逻辑电路的常用设计方法。 相似文献
3.
在《数字电子技术》教学中组合逻辑电路的设计是一部分重要的基础知识,它衔接了前面的组合逻辑电路的分析,又为后续的时序逻辑电路分析和设计打下坚实的基础。本文以一个任务为例给出了组合逻辑电路设计的方法和步骤。 相似文献
4.
5.
同步时序逻辑电路的分析,是《数字电子技术》课程中的一个重点。通过同步时序逻辑电路实例分析,对同步时序逻辑电路的传统分析方法和简便分析方法进行了比较。 相似文献
6.
异步时序逻辑电路的卡诺图分析法 总被引：2，自引：0，他引：2
李永生 《淮北职业技术学院学报》2002,1(1):65-67
学生对异步时序逻辑电路分析时易出错,现介绍一种利用次态卡诺图分析时序逻辑电路的方法,它简便易行,清晰明了。 相似文献
7.
贺敬凯 《深圳信息职业技术学院学报》2009,7(2):74-77
本文简要介绍了状态机理论以及时序逻辑电路的特点,给出了一种时序逻辑电路的设计模型,在此基础上将时序逻辑的设计问题转化为组合逻辑的设计问题。本文给出的时序电路模型将状态机的理论和技术应用其中,并可借助于EDA软件进行设计和仿真。本文提出的设计方法简洁实用,可用于数字电路课程时序电路部分的教学。 相似文献
8.
组合逻辑电路和时序逻辑电路的分析和设计是数字电路课程的核心内容。分析时,现行教材多已把重点放在一些典型的中规模集成电路上;而设计时,除了在讨论组合逻辑电路设计时涉及了一部分MSI外,主要还是用门电路和触发器来完成数字电路的设计。本文介绍的用可改写只读存储器设计数字电路的方法可以较好地把两者结合起来。 相似文献
9.
10.
11.
卡诺图在逻辑函数的化简和逻辑电路的设计中,有着重要作用.正确运用卡诺图的前提是把给定的逻辑函数正确填图.可以利用卡诺图将逻辑函数化简为各种最简表达式;可以用来检查逻辑函数的竞争冒险等;在组合逻辑电路和时序逻辑电路的分析与设计中更有广泛的重要应用. 相似文献
12.
朱志平 《渭南师范学院学报》2012,(6):24-28
通过设计实例,详细说明如何在实际设计中,应用VHDL语言和原理图设计方法来设计复杂的逻辑电路.根据VHDL的语法规则,对系统的逻辑行为进行描述,然后通过综合工具进行电路结构的综合、编译、优化,利用波形仿真工具,可在短时间内设计出高效、稳定、符合设计要求的电路,具有传统逻辑设计方法所无法比拟的优越性. 相似文献
13.
刘文胜 《广东广播电视大学学报》2005,14(2):107-109
在数字电路等课程中，卡诺图化倚法仅应用在逻辑表达武的最小项形式中。本文通过对卡诺图应用的分析研究，提出了改进和创新方案，拓展了卡诺图的应用范围。这一结论，无论在数学上，还是在电路分析方面，无疑都是十分重要的。 相似文献
14.
王长江 《川北教育学院学报》2014,(1):151-153
卡诺图的用途不只限于用来化简逻辑函数,事实上,在逻辑电路的分析和设计中,只要灵活运用卡诺图,可以使分析和设计过程大大地简化,使复杂问题的解决变得简洁直观. 相似文献
15.
EDA技术在电路设计中的地位和作用 总被引：5，自引：0，他引：5
EDA(电子线路设计座自动化)是以计算机为工作平台、以硬件描述语言(VHDL)为设计语言、以可编程器件(CPLD/FPGA)为实验载体、以ASIC／SOC芯片为目标器件、进行必要的元件建模和系统仿真的电子产品自动化设计过程．通过总结EDA技术的实践经验，介绍EDA技术的发展、基本特征和应用，并在EDA技术设计过程和EDA实验室建设方面提出一些见解． 相似文献
16.
朱代强 《绵阳师范学院学报》2002,(5)
通过分析逻辑函数的最小项表式与卡诺图相应项之间的内在联系,总结出从逻辑或直接填卡诺图的方法,省去教材中要求把逻辑式化成最小项之和的繁琐过程(步骤);比较了时序逻辑电路设计中卡诺图法的直观性和次态卡诺图法的内在联系与一致性;讨论了二进制加减法的综合电路设计。 相似文献
17.
大部分的组合逻辑电路中都存在竞争现象,而竞争往往会引起电路产生冒险现象。冒险表现为输出端产生尖峰脉冲,从而破坏电路原有的逻辑功能并使电路产生错误动作。因此,必须要避免这种现象的存在。方法有四种,分别是接入滤波电容、引入选通脉冲、引入封锁脉冲、修改逻辑设计。 相似文献