排序方式： 共有2条查询结果，搜索用时 62 毫秒
1
1.
提出一种应用于FPGA中的新型宽调整范围的数字占空比矫正电路.该电路在0.13μm CMOS标准工艺下实现,具有固定上升延时的特性.通过采用连续逼近寄存器,实现了占空比的快速调整.测试结果表明,其调整范围为10%～85%,在80～250 MHz输入范围内输出占空比变化为50%±2%,所需调整时间为6个时钟周期. 相似文献
2.
提出一种应用于FPGA中的新型宽调整范围的数字占空比矫正电路. 该电路在0.13 μm CMOS标准工艺下实现,具有固定上升延时的特性. 通过采用连续逼近寄存器,实现了占空比的快速调整. 测试结果表明,其调整范围为10%~85%,在80~250 MHz输入范围内输出占空比变化为50％±2％,所需调整时间为6个时钟周期. 相似文献
1