排序方式： 共有14条查询结果，搜索用时 46 毫秒
1.
在研究传统交叉开关矩阵结构的基础上,提出一种基于总线结构的扭转型交叉开关矩阵设计.应用线段扭转方法,通过对模块化开关单元的复用和堆叠,可实现交叉开关矩阵的版图.SPICE仿真结果表明,提出的交叉开关矩阵具有均一的延时特性和较低的静态功耗. 相似文献
2.
实现了一种应用于WiMAX无线接收机中频部分的单级可变增益放大器.由于采用电流平方技术,该结构能以较少的级联数,实现系统所需的固定增益变化范围,以达到降低总功耗的目的.该电路采用0.13μm CMOS工艺进行流片,总面积为0.6×0.4 mm2.测试结果表明,当控制电压从0.5 V变化到1 V时,VGA的增益变化范围为-20～25 dB,其3 dB带宽大于15 MHz,IIP3为-21～5 dBm,在1.2 V电源电压下功耗为3.6 mW. 相似文献
3.
针对差分式电容传感器,提出了一种结构简单的低噪声、低失调电容读出电路.该电路由2相非交叠时钟控制,且对电路的寄生电容不敏感,可直接将传感器电容的变化量转化为电压信号输出.相关双采样(CDS, correlated double sampling)技术有效降低了电路的低频噪声和失调电压的影响,提高了读出电路的分辨率和动态范围.读出电路在0.35μm 2P4M标准CMOS工艺下设计流片,芯片面积为0.7mm×1.8mm,5V电源电压.电路工作在1MHz的时钟频率下,实现了0.4aF/√Hz的电容分辨率和118dB的动态范围. 相似文献
4.
An improved linear-time retiming algorithm is proposed to incrementally optimize the clock period,especially considering the influence of the in-out degree of the critical combinational elements.Firstly,the critical elements are selected from all the critical combinational elements to retime.Secondly,for the nodes that cannot be performed with such retiming,register sharing is implemented while the path delay is kept unchanged.The incremental algorithm can be applied with the technology mapping to minimize the critical path delay and obtain fewer registers in the retimed circuit with the near-optimal clock period.Compared with Singh’s incremental algorithm,experiments show that the proposed algorithm can reduce the flip-flop count by 11% and look-up table(LUT) count by 5% while improving the minimum clock period by 6%.The runtime is also reduced by 9% of the design flow. 相似文献
5.
提出了一种利用同步双端口存储器IP和标准单元来实现嵌入式可编程存储器中的字宽配置的方案以降低设计的复杂性,提高设计效率. 通过寄存输出控制信号来优化嵌入式可编程存储器混合宽度配置的实现结构以增强读出数据的稳定性. 对比试验表明,优化后的结构还有利于提高复杂实现电路的性能. 该优化结构的嵌入式可编程存储器已在SMIC 0.18μm 1P6M CMOS工艺线上流片. 测试结果表明,其读出数据具有良好的稳定性,在读出时间方面与相近工艺、相同存储容量的采用全定制方法设计的商用嵌入式可编程存储器相当. 相似文献
6.
提出了一种可以灵活配置共模反馈模块的伪差分结构跨导器.跨导器具有高线性度以及高输入动态范围,输入输出共模可以设置在同一电平,能方便用于滤波器级联设计.提出了一种频率控制方法,用于实现复数滤波器中心频率的自动调节.该频率调谐电路主要由基本数字电路和一个振荡器构成,与传统的锁相环结构相比,更加适合在低功耗应用场合.基于该方法,设计了一个3阶巴特沃斯Gm-C复数滤波器并采用Chrt35dg 2P4M CMOS工艺进行流片.试验结果表明,该滤波器能够达到足够的镜像抑制能力来满足IEEE802.15.4协议的要求. 相似文献
7.
实现了一种应用于WiMAX无线接收机中频部分的单级可变增益放大器.由于采用电流平方技术,该结构能以较少的级联数,实现系统所需的固定增益变化范围,以达到降低总功耗的目的.该电路采用0.13 μm CMOS工艺进行流片,总面积为0.6×0.4 mm2.测试结果表明,当控制电压从0.5 V变化到1 V时,VGA的增益变化范围为-20～25 dB,其3 dB带宽大于15 MHz,IIP3为-21～5 dBm,在1.2 V电源电压下功耗为3.6 mW. 相似文献
8.
提出一种应用于FPGA中的新型宽调整范围的数字占空比矫正电路.该电路在0.13μm CMOS标准工艺下实现,具有固定上升延时的特性.通过采用连续逼近寄存器,实现了占空比的快速调整.测试结果表明,其调整范围为10%～85%,在80～250 MHz输入范围内输出占空比变化为50%±2%,所需调整时间为6个时钟周期. 相似文献
9.
对锁相环型频率综合器中的高速分频器进行了较为深入的分析。比较了同步分频器和异步分频器,表明了异步分频器在高频应用中的特点。对相位切换型异步分频器中第1级和第2级2分频电路的实现方案进行了仔细分析和对比,并针对Wang提出的2分频电路中存在的电荷分享问题提出了改进方案,仿真显示改进后的电路有效解决了电路中的电荷分享问题。采用Chartered 0.35μm 2P4M CMOS工艺,对第1级与改进后的第2级2分频电路整体仿真显示,电路的最高工作频率为3.3GHz,电流消耗为1.9mA。 相似文献
10.
提出一种应用于FPGA中的新型宽调整范围的数字占空比矫正电路. 该电路在0.13 μm CMOS标准工艺下实现,具有固定上升延时的特性. 通过采用连续逼近寄存器,实现了占空比的快速调整. 测试结果表明,其调整范围为10%~85%,在80~250 MHz输入范围内输出占空比变化为50％±2％,所需调整时间为6个时钟周期. 相似文献