排序方式： 共有6条查询结果，搜索用时 302 毫秒
1
1.
针对直接数字频率合成的相位截尾误差，提出了采用高速CPLD设计实时连续正弦运算模块彻底避免相位截尾误差问题，给出了几种可行的算法分析和谱纯度仿真讨论。该模块具有较好的输出信号质量，运行速度与DDFS相当，不仅可以和单片机构成两片结构的信号发生器，也可以作为信号源嵌入到各种片上电子系统设计中去，具有设计的灵活性和底层可重用性。 相似文献
2.
邓锋 《商丘职业技术学院学报》2008,7(2):71-73
基于单片机和EDA相结合的技术,用于产生各种频率的正弦波、方波和三角波,其幅值0-5V可调,幅值步进为0．039V,频率步进为1Hz．波形发生器以单片机（MCS8031）为中心控制单元,由键盘输入模块、数码管显示模块、D／A波形发生模块、幅值调整模块组成．采用DDFS技术,先将要求的波形数据存储于EEPROM中,保证掉电以后波形数据不丢失．采用FPGA实现波形的发生,通过DDFS技术、VHDL语言和单片机汇编语言编程技术的完美结合,实现了对正弦波、方波和三角波三种波形的频率、幅值的设置和发生． 相似文献
3.
在分析了传统DDFS应用中存在的资源利用率不高,输出频率不够精准、缺陷的基础上,提出了一种基于改进直接数字频率合成(DDFS)技术的谐波信号发生器的设计与实现方法.该方法从频率精度的提高和内存容量的压缩两方面进行一些有益的探讨.实践证明,通过优化DDFS结构和引进新的算法,在不影响系统速度和可靠性的前提下有效地提高了频率精度和实现了内存压缩. 相似文献
4.
为解决现有曼彻斯特解码中需要加同步头、时钟抖动带来的相位模糊等问题,提出一种新型曼彻斯特解码时钟提取和解码电路.该系统采用DDFS(直接数字频率合成)技术,通过粗同步、细同步分别进行捕获(测量码率)和相位跟踪(锁相).仿真和实验结果表明,该系统在信噪比大于2.4 d B下可以准确的提取时钟和正确解码. 相似文献
5.
《洛阳师范学院学报》2019,(5):27-31
本设计利用EDA开发平台,采用可编程逻辑器件CPLD,利用FDDS技术,以VHDL语言为设计基础,使信号发生器的硬件功能可通过编程来实现0～5V的正弦波、三角波、方波和锯齿波信号.从而大大地节省了硬件开销和软件的编程难度,进而实现了一种性能较高的信号发生器.与模拟信号发生器相比,该系统具有波形稳定、精确度高、抗干扰性能力强、轻便、现场可编程、使用方便等特点. 相似文献
6.
介绍了CORDIC(坐标旋转数字计算机)算法的原理和FPGA实现结构,提出一种应用CORDIC算法实时计算正弦函数的多音信号发生技术的FPGA实现方案,并对其中的关键部件CORDIC处理器进行了较详细的描述。该方案能发生几十个至几百个频点的高精度低杂散的多音信号,可应用于各种音频系统和通信系统的测试中。 相似文献
1