| 高速通用DES加解密芯片设计与实现 |
| |
| 引用本文： | 艾显峰,叶宇煌.高速通用DES加解密芯片设计与实现[J].宁德师专学报(自然科学版),2004,16(3):230-233. |
| |
| 作者姓名： | 艾显峰 叶宇煌 |
| |
| 作者单位： | 福州大学物理与信息工程学院,福建,福州,350002 |
| |
| 摘 要： | 现代网络与通信技术高速发展，对信息安全提出了更高的要求，实现高速可靠的数据加密越来越重要．通过对DES加密技术的研究，优化DES加解密算法，运用流水线技术，采用并行处理，在单片廉价FleA(XC2S50)上设计实现了高速通用的DES加解密芯片．
|
| 关 键 词： | DES 高速 通用 加解密算法 XC 数据加密 信息安全 芯片设计 流水线技术 通信技术 |
| 文章编号： | 1004-2911(2004)03-0230-04 |
| 修稿时间： | 2004年3月10日 |
Design and implementation of hign - speed and general- interface DES secuity chip |
| |
| AIXian-feng,YEYu-huang.Design and implementation of hign - speed and general- interface DES secuity chip[J].Journal of Ningde Teachers College(Natural Science),2004,16(3):230-233. |
| |
| Authors: | AIXian-feng YEYu-huang |
| |
| Abstract: | With the development of the modern network and communication,it's more necessary to encrypt the high-speed information.In this paper,by optimizing the DES arithmetic,using pipe line, adopting parallel technology,the single chip of high-speed and general-interface DES Secuity based on FPGA(XC2S50) is implemented. |
| |
| Keywords: | DES encrypt arithmetic XC2S50 general-interface |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
