| 基于CPLD的数字频率计的设计实现 |
| |
| 引用本文： | 耿兴隆,李振川,马晓涛.基于CPLD的数字频率计的设计实现[J].河北软件职业技术学院学报,2010,12(3):51-54. |
| |
| 作者姓名： | 耿兴隆 李振川 马晓涛 |
| |
| 作者单位： | 河北软件职业技术学院,河北,保定,071000 |
| |
| 摘 要： | 频率计是常用的测量仪器,它通过对单位时间内的信号脉冲进行计数测量出信号的频率。用Lattice公司生产的ISP系列在线可编程器件ISPLSI1032可以设计实现数字频率计。硬件主要有主板及显示两大模块,软件部分采用VHDL硬件描述语言进行设计,最后实现在6组LED数码管上显示频率为1～999999Hz的数字频率计。Complex Pro-grammable Logic Device（CPLD）复杂可编程逻辑器件是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,其基本设计方法是借助集成开发软件平台,用硬件描述语言生成相应的目标文件,通过下载电缆将代码传送到目标芯片中进而完成设计的数字系统。该方法设计灵活,便于实现。
|
| 关 键 词： | 频率计 可编程逻辑器 VHDL |
The Design of Digital Frequency Meter Based on CPLD |
| |
| GENG Xing-long,LI Zhen-chuan,MA Xiao-tao.The Design of Digital Frequency Meter Based on CPLD[J].Journal of Hebei Software Institute,2010,12(3):51-54. |
| |
| Authors: | GENG Xing-long LI Zhen-chuan MA Xiao-tao |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
