| 统一并行体系结构实验平台研制 |
| |
| 引用本文： | 蔡晔,周春云,罗秋明.统一并行体系结构实验平台研制[J].实验技术与管理,2013,30(2). |
| |
| 作者姓名： | 蔡晔 周春云 罗秋明 |
| |
| 作者单位： | 1. 深圳大学国家高性能中心深圳分中心,广东深圳,518060
2. 扬州万方电子技术有限责任公司,江苏扬州,225006 |
| |
| 基金项目： | 国家"985工程"二期建设项目，深圳大学科研基金资助面上项目201209 |
| |
| 摘 要： | 介绍了计算机主流并行体系结构的发展,采用个人高性能计算机(personal high performance computer,PHPC)系统技术,研制了一种并行体系结构实验平台,介绍了其设计方案以及基于该实验平台的教学思路。该实验平台符合最新的"统一试验教学"理念,并具有便携性、灵活性、统一性、开放性以及先进性等特点。应用该实验平台可将计算机专业并行体系结构系列课程的课程内容、课程体系、专业教学大纲的要求纳入到一个统一的实验体系中,在保证可独立授课的基础上,通过实验内容间良好的衔接,实现相关课程教学的完整性。
|
| 关 键 词： | 计算机系统结构 并行体系结构 PHPC 实验设备 FPGA |
Development of a union parallel architecture experimental platform |
| |
| Cai Ye
,
Zhou Chunyun
,
Luo Qiuming.Development of a union parallel architecture experimental platform[J].Experimental Technology and Management,2013,30(2). |
| |
| Authors: | Cai Ye Zhou Chunyun Luo Qiuming |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
