| 2.488 Gbit/s 0.35μm CMOS 时钟和数据恢复电路 |
| |
| 引用本文： | 王欢,王志功,冯军,熊明珍,章丽.2.488 Gbit/s 0.35μm CMOS 时钟和数据恢复电路[J].东南大学学报,2006,22(2):143-147. |
| |
| 作者姓名： | 王欢 王志功 冯军 熊明珍 章丽 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所 南京210096 |
| |
| 摘 要： | 描述了用于SDH光纤通信STM-16速率级的2.488Gbit/s时钟和数据恢复电路.该电路采用基于注入式锁相环和D触发器的电路结构,在标准的0.35μmCMOS工艺上实现流片.经过测试,当输入长度为231-1的伪随机序列,数据速率为2.488Gbit/s时,在误码率为10-12的条件下,电路的灵敏度小于20mV.恢复得到的时钟具有2.8ps的均方根相位抖动,在100kHz频偏处的相位噪声为-110dBc/Hz,并具有大于40MHz的捕获范围.5V电源供电时,电路消耗680mW功率.芯片面积为1.49mm×1mm.
|
| 关 键 词： | 时钟恢复 数据恢复 锁相环 预处理器 |
2.488 Gbit/s clock and data recovery circuit in 0.35μm CMOS |
| |
| Wang Huan,Wang Zhigong,Feng Jun,Xiong Mingzhen,Zhang Li.2.488 Gbit/s clock and data recovery circuit in 0.35μm CMOS[J].Journal of Southeast University(English Edition),2006,22(2):143-147. |
| |
| Authors: | Wang Huan Wang Zhigong Feng Jun Xiong Mingzhen Zhang Li |
| |
| Abstract: | |
| |
| Keywords: | clock recovery data recovery phase-locked loop (PLL) preprocessor |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
