| 基于VerilogHDL智能评测平台的“计算机组成原理”课程贯通式实验模式 |
| |
| 引用本文： | 张磊,王建萍,郑榕,何杰,齐悦.基于VerilogHDL智能评测平台的“计算机组成原理”课程贯通式实验模式[J].实验技术与管理,2021(3):236-241. |
| |
| 作者姓名： | 张磊 王建萍 郑榕 何杰 齐悦 |
| |
| 作者单位： | 北京科技大学计算机与通信工程学院 |
| |
| 基金项目： | 国家自然科学基金项目(61971031);中央高校基本科研业务费专项资助项目(FRF-DF-20-40);北京科技大学重大教改项目(JG2019ZD02);北京科技大学教学研究项目(JG2017M30)。 |
| |
| 摘 要： | 针对"计算机组成原理"课程,以计算机系统能力培养为中心目标,提出贯通式实验教学模式,设计了基础实践、综合实践、创新实践三个层次的八项实验,构建了以MIPS单周期处理器设计为核心的实验内容,着眼于学生五方面能力的培养。基于自研的VerilogHDL智能评测平台,探索了提升学生实验效率和教师验收效率的方法,设计了更为科学合理的实验考核方式。通过一系列改革与实践,学生在计算机系统能力上得到较好的训练,为后续专业课程的学习打下了良好基础,教师的实验教学水平也迈上一个新台阶。
|
| 关 键 词： | MIPS单周期处理器 计算机组成原理实验 VERILOGHDL 智能评测平台 |
| 本文献已被 维普 等数据库收录！ |
|
