| 5-Gbit/s 0.18-μm CMOS单片集成低功耗时钟恢复电路设计 |
| |
| 引用本文： | 张长春,王志功,施思,潘海仙,郭宇峰,黄继伟.5-Gbit/s 0.18-μm CMOS单片集成低功耗时钟恢复电路设计[J].东南大学学报,2011(2):136-139. |
| |
| 作者姓名： | 张长春 王志功 施思 潘海仙 郭宇峰 黄继伟 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所;东南大学生物电子学国家重点实验室; |
| |
| 基金项目： | The National High Technology Research and Development Program of China (863 Program)(No. 2007AA01Z2a5); the National Natural Science Foundation of China (No. 60806027,61076073); Specialized Research Fund for the Doctoral Program of Higher Education (No.20090092120012) |
| |
| 摘 要： | 为了使一个10 Gbit/s 2∶1半速率复接器电路能够在无外部提供时钟的环境中工作,需要一个5 Gbit/s时钟恢复电路从一路输入数据中提取出所需时钟.该时钟恢复电路采用3级环形压控振荡器,以克服2级振荡器存在的起振不可靠和4级振荡器振荡频率低的问题；采用鉴频鉴相器来增加牵引范围,以适应由于工艺、电压及温度偏差等原因...
|
| 关 键 词： | 时钟恢复 鉴频鉴相器 压控振荡器 相位噪声 |
| 本文献已被 CNKI 维普 等数据库收录！ |
|
