基于Cadence的静态CMOS门电路仿真设计 |
| |
引用本文: | 王文彬,杨定坤,罗坤,欧阳林.基于Cadence的静态CMOS门电路仿真设计[J].黑龙江科技信息,2019(24). |
| |
作者姓名: | 王文彬 杨定坤 罗坤 欧阳林 |
| |
作者单位: | 成都信息工程大学通信工程(微电子)学院 |
| |
摘 要: | 在数字集成电路的设计当中,静态互补CMOS门电路是最常用的组合逻辑门电路之一,CMOS结构具有对噪声的灵敏度低、没有静态功耗、性能稳定等特点。故本文首先介绍了静态互补CMOS门电路的设计原理基础,然后以经典的反相器和NAND门级电路为例通过Cadence ADE仿真软件对这两种静态互补CMOS逻辑门电路进行了仿真设计,最后,在前置正确仿真的基础上本文采用了一种伪NMOS的方式实现了NAND门电路,优化了设计。
|
本文献已被 CNKI 等数据库收录! |
|