| 12 Gbit/s CMOS DNFFCG差分跨阻放大器的设计（英文） |
| |
| 引用本文： | 范忱,王蓉,王志功.12 Gbit/s CMOS DNFFCG差分跨阻放大器的设计（英文）[J].东南大学学报,2018(1). |
| |
| 作者姓名： | 范忱 王蓉 王志功 |
| |
| 作者单位： | 东南大学射频光电与集成电路研究所 |
| |
| 摘 要： | 提出了一种12-Gbit/s的低功耗、宽带CMOS具有双反馈结构的前馈共栅差分跨阻放大器,用于甚短距离传输光电集成电路接收机.通过将输入节点的主极点提高到一个较高的频率,增大了放大器带宽.此外,采用2个反馈环路降低输入等效电阻,从而进一步提高了带宽.提出的跨阻放大器采用TSMC0.18μm CMOS工艺制造.整个电路具有较小的芯片面积,其核心面积仅为0.0036 mm~2.在不考虑两级差分的缓冲放大器时,其功耗为14.6 mW.测试结果表明,在1.8V的电源电压下,实现了9GHz的3dB带宽和49.2dBΩ的跨阻增益.测量的平均输入噪声电流功率谱密度为28.1 p A/Hz~(1/2).在相同的工艺条件下,与已发表的文献相比,DNFFCG差分跨组放大器具有最佳的增益带宽积.
|
| 本文献已被 CNKI 等数据库收录！ |
|
