用VHDL设计数字电路 |
| |
引用本文: | 张军英,耿志辉.用VHDL设计数字电路[J].今日科苑,2007(14):125-126. |
| |
作者姓名: | 张军英 耿志辉 |
| |
作者单位: | [1]凯迈〈洛阳〉电子有限公司 [2]凯迈〈洛阳〉电子有限公司65891部队 |
| |
摘 要: | VHDL作为一种电路硬件描述语言,目前正在被越来越多的电子技术设计人员所应用。本文介绍了VHDL的特点及用以设计数字电路的设计流程和描述方法。本文结合实例从总体上介绍了利用VHDL设计硬件电路的一般流程。
|
关 键 词: | VHDL 硬件描述语言 |
本文献已被 维普 等数据库收录! |
|