|
|||||
|
|
| 一种高性能低电压全摆幅CMOS运放设计 | |
| 引用本文： | 潘学文.一种高性能低电压全摆幅CMOS运放设计[J].湖南科技学院学报,2011,32(8). |
| 作者姓名： | 潘学文 |
| 作者单位： | 湖南科技学院计算机与通信工程系,湖南永州,425100 |
| 基金项目： | 湖南科技学院校级课题研究项目 |
| 摘 要： | 采用CMOS 0.5μm工艺设计了一种低电压全摆幅CMOS运算放大器,提出了一种新颖简单的电平偏移电路,为运放的输入级提供了良好的电平位移,当电源电压降至或者小于N型与P型管阈值电压之和时,也能使的运放在任何共模输入电压下可以正常工作,实现了输入级的Rail-to-Rail特性和恒跨导。采用Hspice软件仿真,在1.3v单电源供电下,直流开环增益达106.5dB,相位裕度为72°,功耗178.8μW。整个电路结构简单紧凑.适合于低电压应用。 |
| 关 键 词： | CMOS Rail-to-Rail 运放 电平偏移 |
| 本文献已被 万方数据 等数据库收录！ | |