| 11.6-GHz 0.18-μm CMOS锁相环电路 |
| |
| 引用本文： | 王骏峰,冯军,李义慧,袁晟,熊明珍,王志功,胡庆生.11.6-GHz 0.18-μm CMOS锁相环电路[J].东南大学学报,2007,23(1):35-38. |
| |
| 作者姓名： | 王骏峰 冯军 李义慧 袁晟 熊明珍 王志功 胡庆生 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所 南京210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 利用截止频率为49GHz 的0.18-μm CMOS工艺,设计实现了11.6-GHz锁相环电路.该电路由模拟乘法鉴相器、单极点低通滤波器及采用可变负电阻负载的三级环形振荡器构成.在片晶圆测试表明,该芯片在输入速率为11.6 GHz、长度为231-1伪随机序列的情况下,恢复时钟的均方根抖动为2.2 ps.锁相环的跟踪范围为250 MHz.环形振荡器在偏离中心频率为10 MHz处的单边带相位噪声为-107 dBc/Hz.在锁定条件下,锁相环在偏离中心频率为10 MHz处的单边带相位噪声为-99dBc/Hz.芯片面积为0.47 mm×0.72 mm,在1.8-V电源供电下,功耗为164 mW.
|
| 关 键 词： | 锁相环 CMOS技术 高速 |
| 收稿时间： | 2006-12-04 |
| 修稿时间： | 2006年12月4日 |
11.6-GHz 0.18-μm monolithic CMOS phase-locked loop |
| |
| Wang Junfeng,Feng Jun,Li Yihui,Yuan Sheng,Xiong Mingzhen,Wang Zhigong,Hu Qingsheng.11.6-GHz 0.18-μm monolithic CMOS phase-locked loop[J].Journal of Southeast University(English Edition),2007,23(1):35-38. |
| |
| Authors: | Wang Junfeng Feng Jun Li Yihui Yuan Sheng Xiong Mingzhen Wang Zhigong Hu Qingsheng |
| |
| Abstract: | |
| |
| Keywords: | phase-locked loop CMOS technology high speed |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
