|
|||||
|
|
| 基于FPGA的高速异步FIFO存储器的设计与实现 | |
| 引用本文： | 罗先哲,张仁喆,付大鹏.基于FPGA的高速异步FIFO存储器的设计与实现[J].中国科技信息,2009(2). |
| 作者姓名： | 罗先哲 张仁喆 付大鹏 |
| 作者单位： | 1. 贵州大学科技学院 2. 贵州大学电子科学与信息技术学院,550025 |
| 摘 要： | 本文在介绍异步FIFO基本原理及结构的基础上，采用Verilog HDL硬件描述语言对异步FIFO存储器进行了RTL级设计。在设计中采用格雷码对读写地址进行编码，有效的避免了亚稳态的产生；并使用ALTERA公司的集成开发环境Quartus II 7．0对设计进行了编译仿真，最后在该公司的Cyclone系列器件EPlCST100C6上通过了验证。 |
| 关 键 词： | 异步FIFO FPGA 格雷码 亚稳态 Verilog HDL 存储器 |
The design of high-speed asynchronous FIFO memory based on FPGA |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ | |