|
|||||
|
|
| 基于FPGA的RISC CPU设计 | |
| 引用本文： | 王海涌,徐树.基于FPGA的RISC CPU设计[J].大众科技,2010(1):33-34. |
| 作者姓名： | 王海涌 徐树 |
| 作者单位： | 北京航空航天大学宇航学院,北京,100191 |
| 摘 要： | 文章介绍了一个16位RISC CPU核的结构、指令集和工作原理。该RISC CPU采用哈佛结构,使用FPGA片内ROM和RAM分别作为CPU的程序和数据存储器。CPU共有16条指令,寻址空间位为4K,可以执行算术、逻辑运算,读写存储器、I/O口操作,并具有中断处理功能。该CPU系统使用仿真工具ModelSim进行前、后仿真,QuartusII软件综合、布局布线,并在Altera CycloneII和StratixII FPGA上经过验证。 |
| 关 键 词： | RISC CPU FPGA 指令集 前仿真 后仿真 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |