共查询到18条相似文献，搜索用时 140 毫秒
1.
2.
提出一种以单片集成PLL芯片MC145162为核心,通过ATmega16L单片机对其进行控制来实现锁相频率合成器的设计方法.探讨了锁相频率合成器的基本原理和工作特性,介绍了MC145162芯片的内部功能结构,给出了基于MC145162的锁相频率合成器的硬件电路结构和软件程序设计方法.经实际测试,锁相效果良好,结构精简,性能可靠. 相似文献
3.
杨萍 《长江工程职业技术学院学报》1996,(4)
锁相环路实质上是一个性能优良的有源滤波器,其滤波性能是指环路对噪声及杂散干扰的抑制作用。因锁相环是一个相位负反馈系统,它的滤波性能是任何LC、RC、石英晶体、陶瓷片等滤波器所难以达到的。频率合成器中的锁相环在很大程度上决定了频率合成器输出的频谱纯度,合成器输出频率随时间作随机变化,主要是由相位噪声和杂散干扰对振荡器调辐和调频引起的, 相似文献
4.
张新安 《湖南科技学院学报》2007,28(9):25-28
介绍频率合成器的结构和工作原理，并给出一种由单片机80C31控制、采用大规模数字频率合成器集成电路MC145151和波形产生电路MAX038实现的高性能数字频率合成器的设计方案。 相似文献
5.
何红松 《湖南科技学院学报》2004,25(6):71-74
本文首先介绍专用集成锁相频率合成器芯片MC145152-2的结构特点和应用原理,然后介绍吞脉冲程序分频器原理,最后详细讨论用MC145152-2和MC12017构成吞脉冲锁相频率合成器电路的设计方法. 相似文献
6.
宽带CMOS LC压控振荡器设计及相位噪声分析 总被引：1，自引：0，他引：1
应用标准0.18μm CMOS工艺设计并实现了宽带交叉耦合LC压控振荡器.采用开关电容阵列拓宽频率范围.设计过程中对相位噪声进行了优化.应用线性时变模型(LTV)推导出相位噪声与MOS晶体管宽长比之间的函数关系,从理论上给出相位噪声性能最优的元件参数取值范围.为简化推导过程,针对电路特点按晶体管工作状态来细分电路工作区域,从而避免了大量积分运算,以尽可能简单的比例形式得到相位噪声与设计变量间的函数关系.测试结果表明,在1.8V电源电压下,核心电路工作电流为8.8mA,压控振荡器的频率范围为1.17 ～1.90GHz,10kHz频偏处相位噪声达到-83dBc/Hz.芯片面积为1.2mm×0.9mm. 相似文献
7.
本文首先介绍专用集成锁相频率合成器芯片MC145152-2的结构特点和应用原理,然后介绍吞脉冲程序分频器原理,最后详细讨论用MC145152-2和MC12017构成吞脉冲锁相频率合成器电路的设计方法。 相似文献
8.
本首先介绍专用集成锁相频率合成器芯片MC145152-2的结构特点和应用原理，然后介绍吞脉冲程序分频器原理，最后详细讨论用MC145152-2和MC12017构成吞脉冲锁相频率合成器电路的设计方法。 相似文献
9.
设计了一种基于FPGA的拍频信号解调电路用于实时解调双路光纤激光的频差信息.应用ADF4351频率合成器芯片与ADL5801混频器芯片组成混频电路,设计了将光电探测器响应的射频(radio frequency,RF)域拍频信号下变频为中频(intermediate frequency,IF)信号的调理电路;以5CGXFC5C6F27C7N芯片为核心并结合快速傅里叶变换(FFT)进行时频转换,实现了拍频信号实时解调的FPGA解调电路.实验证明,该电路可实现0.41～3.45 GHz宽频带范围内的拍频信号实时检测,频率分辨率为7.6 kHz. 相似文献
10.
直接数字频率合成器(Direct Digital Frequency Synthesizer,DDFS)是一种全数字频率合成器件.本文介绍DDFS的工作原理及技术方案的VHDL实现,给出了基于Altera公司的FLEX 10K系列FPGA芯片完成DDFS系统的具体设计方案及实现方法.各个模块电路均采用硬件描述语言(VH... 相似文献
11.
李圣良 《九江职业技术学院学报》2004,(2):24-25
本文介绍了利用直接数字频率合成(DDS)技术构成数字频率合成器的工作原理、电路组成、电路设计并对利用AD9850、单片机和微机来构成信号发生器作了介绍。 相似文献
12.
设计并实现了一个应用于ZigBee收发机的全集成整数N频率综合器.频率综合器中采用了稳定环路带宽技术,使频率综合器的环路带宽在压控振荡器（VCO）的整个输出频率范围内恒定不变,从而维持了频率综合器的相位噪声最优值与环路稳定性.频率综合器的同相与正交信号（IQ）由VCO输出端的除2分频器产生.该频率综合器采用0.18μm RF CMOS工艺技术制造,芯片面积约1.7mm2.频率综合器采用在晶圆测试的方式进行了测试.在1.8V电源电压下,频率综合器不包括输出缓冲所消耗的总功率为28.8mW.频率综合器在2.405GHz载波1及3MHz频偏处测得相位噪声分别为-110和-122dBc/Hz.频率综合器在2MHz频偏处测得的参考杂散为-48.2dBc.测得的建立时间约为160μs. 相似文献
13.
介绍了一种应用于DRM/DAB频率综合器的宽带低相位噪声低功耗的CMOS压控振荡器.为了获得宽工作频带和大调谐范围,在LC谐振腔里并联一个开关控制的电容阵列.所设计的压控振荡器应用中芯国际的0.18μm RF CMOS工艺进行了流片实现.包括测试驱动电路和焊盘,整个芯片面积为750μm×560μm.测试结果表明,该压控振荡器的调谐范围为44.6%,振荡频率范围为2.27～3.57GHz.其相位噪声在频偏为1MHz时为-122.22dBc/Hz.在1.8V的电源电压下,其核心的功耗为6.16mW. 相似文献
14.
王艳华 《天津成人高等学校联合学报》2014,(11):68-72
压控振荡器是频率综合器最为重要的组成部分,振荡器性能的好坏直接决定了频率综合器的性能。本文介绍了压控振荡器研究现状,压控振荡器电路的基本原理。 相似文献
15.
在给出倍频电路后,将输入时钟进行倍频,以方便实现整数倍的等占空比分频,对于小数分频则采用双模前置方式,利用将小数部分累加的方法,将N及N+1分频器混合均匀,以减小输出信号的相位波动.仿真结果表明,设计的程控分频器可适用于对100MHz以内的信号进行任意分频. 相似文献
16.
一般讨论交流电路的频率特性时,幅频特性和相频特性分置在不同的坐标体系中。尽管这种方法比较详尽地说明了交流电路的频率特性,但对初期了解交流电路频率特性的人来讲,往往不容易把幅频特性和相频特性统一起来,造成理解上的片面或困难。文章在总结传统解释方法后,给出了一种把幅频特性和相频特性统一在同一坐标体系内的解释方法。这种解释方法把幅度、相位、频率集合在同一坐标平面里,集中反映交流电路的频率特性,使人们更容易理解交流电路的频率特性。 相似文献
17.
叙述了MC14 0 4 6芯片的主要特点和功能 ,分析了用锁相环构成频率合成器的工作原理 ,介绍了一种用MC14 0 4 6构成的新型频率合成器 相似文献
18.
Systemview软件是电子科技工作者的一个灵活方便、经济高效的设计平台。该文介绍了该软件的主要功能和特点,阐述了在该软件环境下锁相环频率合成器的仿真过程,分析了仿真结果。实验结果表明,该软件对锁相环频率合成器能进行有效仿真,为电子设计和研究提供了经济、有效的手段。 相似文献