共查询到19条相似文献，搜索用时 218 毫秒
1.
实现了一种基于CMOS工艺的用于DRM与DAB数字广播射频调谐器的具有低相位噪声与低功耗的工作在37.5MHz的差分结构晶体振荡器.在晶体振荡器的核心部分采用了PMOS晶体管来代替传统的NMOS晶体管以降低相位噪声.采用了对称结构的电流镜以提高直流稳定度.采用了由一阶CMOS运算跨导放大器和简单的幅度探测器构成的幅度探测电路以提高输出信号的电流精确度.芯片采用0.18-μmCMOS工艺实现,芯片面积为0.35mm×0.3mm.芯片包含用于驱动50Ω测试的负载接口电路,在1.8V供电电压下,所测得的芯片功耗仅为3.6mW.晶体振荡器的工作输出信号在距离其中心频率37.5MHz频偏1kHz处的相位噪声为-134.7dBc/Hz. 相似文献
2.
利用标准的0.18μm6层金属混合信号/射频CMOS工艺设计了一种工作在2.4 GHz频段的全集成E类功率放大器.电路采用两级放大器级联结构,其中驱动级利用谐振技术生成高摆幅开关信号;输出级采用E类结构实现了信号的功率放大.在1.2 V电源电压下,设计的功率放大器最高输出功率为8.8 dBm,功率附加效率(PAE)达到44%.同时,提出了一种E类功率放大器功率控制方法.通过改变进入E类开关晶体管的信号幅度和占空比,在3位数字控制字的控制下,输出功率达到-3～8.8 dBm.所设计的功率放大器可以满足诸如无线传感网络(WSN)和生物遥测等低功率系统的应用. 相似文献
3.
徐思成 《实验室研究与探索》2011,30(8)
设计了一个基于TSMC0.18 μmCMOS工艺的2.0 GHz全差分CMOS低噪声放大器.根据电路结构特点,对LNA进行功耗约束下的噪声优化,以选取最优的晶体管栅宽;采用在输入级增加电容和选择小值LC并联网作为差分电路的负载的方法,在改善输入匹配网络特性的同时,提高了电路的增益.仿真结果表明该放大器较好地满足了小信号放大器的指标要求,可以用于射频输入电路的前端. 相似文献
4.
5.
CMOS工艺的低相位噪声LC VCO设计 总被引：3，自引：0，他引：3
本文介绍了用0.18μm 6层金属混合信号/射频 CMOS工艺设计的2个 LC谐振压控振荡器及测试结果, 并给出了优化设计的方法和步骤. 第1个振荡器采用混合信号晶体管设计, 振荡频率为2. 64GHz, 相位噪声为-93. 5dBc/Hz@500kHz. 第2个振荡器使用相同的电路结构, 采用射频晶体管设计, 振荡频率为2. 61GHz, 相位噪声为-95.8dBc/Hz＠500kHz. 在2V电源下, 它们的功耗是8mW, 最大输出功率分别为-7dBm和-5.4dBm. 2个振荡器均使用片上元件实现, 电路的集成简单可靠. 相似文献
6.
给出了一个应用于无线局域网WLAN802.11a的中低噪声、高增益的下变频器.该下变频器采用高中频的结构,输入的射频频率(RF)、本振(LO)频率和输出的中频频率(IF)分别为5.15 ～5.35,4.15 ～4.35和1GHz.为了提高混频器的线性度,电路采用了伪差分的吉尔伯特结构和源极电阻负反馈技术;为了获得低的噪声系数,混频器采用电流源注入技术和LC谐振电路作为负载.此外,采用了一种改进的源极跟随器输出缓冲电路,在不恶化其他性能的情况下混频器可以达到较高的增益.该芯片采用0.18μm RF CMOS工艺制作,包含所有焊盘在内的芯片尺寸为580μm×1 185μm.测试结果表明:在1.8V电源电压下,消耗电流为3.8mA,转换增益为10.1dB,输入1dB压缩点为-3.5dBm,输入三阶截点为5.3dBm,单边带(SSB)噪声系数(NF)为8.65dB. 相似文献
7.
《东南大学学报》2021,(1)
基于硅转接板工艺实现了超宽带混频微系统组件的三维异构集成,该混频组件由混频多功能芯片和倍频多功能芯片级联而成.基于晶圆级金-金键合工艺实现了四层高阻硅基板堆叠封装.每一层均采用硅通孔(TSV)技术,从而实现信号之间的互连.单片集成微波芯片(MMIC)嵌入在硅腔内,硅基滤波器集成在高阻硅衬底上.硅基转接板上的互连线、腔体以及滤波器采用AutoCAD进行设计,并采用HFSS进行三维电磁场仿真.根据测试结果,混频多功能芯片的射频频率为40～44 GHz,中频频率可覆盖Ku频段,尺寸为10 mm×11 mm×1 mm.倍频多功能芯片工作在16～20 GHz频段,对基波信号的抑制优于50 dB,对二次谐波信号的抑制优于40 dB,尺寸为8 mm×8 mm×1 mm.级联后完全组装的混频组件可实现优于-50 dBc的杂散抑制比和优于15 dB的增益. 相似文献
8.
首先对分布式放大器中L型和T型网络的频率特性进行了研究.分析表明,L型网络比T型网络在设计中具有更好的频率特性.基于稳懋半导体的2-μm GaAs HBT工艺实现了一种L型网络的分布式放大器.测试结果表明,在3～18GHz频率范围内其增益为5.5dB,增益平坦度为±1dB,体现了很好的带宽性能.此外,在设计的频率范围内反射损耗S11,S22均低于-10dB.在5GHz时的1dB压缩点处输出功率为13.3dBm.芯片面积为0.95mm2,在3.5V电源下功耗为95mW. 相似文献
9.
设计并实现了一个应用于ZigBee收发机的全集成整数N频率综合器.频率综合器中采用了稳定环路带宽技术,使频率综合器的环路带宽在压控振荡器（VCO）的整个输出频率范围内恒定不变,从而维持了频率综合器的相位噪声最优值与环路稳定性.频率综合器的同相与正交信号（IQ）由VCO输出端的除2分频器产生.该频率综合器采用0.18μm RF CMOS工艺技术制造,芯片面积约1.7mm2.频率综合器采用在晶圆测试的方式进行了测试.在1.8V电源电压下,频率综合器不包括输出缓冲所消耗的总功率为28.8mW.频率综合器在2.405GHz载波1及3MHz频偏处测得相位噪声分别为-110和-122dBc/Hz.频率综合器在2MHz频偏处测得的参考杂散为-48.2dBc.测得的建立时间约为160μs. 相似文献
10.
在调频测距雷达研究中，对改变调制周期测距方法进行了深入分析，设计出了实际电路。采用集成ICL 8038多种信号发生器作为调频测距雷达中的变频调制器，用一个缓慢变化的直流电压控制ICL 8038的输入电压端，使其输出波形为频率连续变化的三角波。利用这个频率连续变化的三角波对射频信号进行调制，从而实现固定中频(即缩小了中频放大器的带宽，提高了回波信号的信噪比)来测距的目的。 相似文献
11.
A high-speed dual-modulus divide-by-32/33 prescaler has been developed using 0.25μm CMOS technology. The source-coupled logic (SCL) structure is used to reduce the switching noise and to ameliorate the power-speed tradeoff. The proposed prescaler can operate at high frequency with a low-power consumption. Based on the 2.5 V, 0.25μm CMOS model, simulation results indicate that the maximum input frequency of the prescaler is up to 3.2 GHz. Running at 2.5 V, the circuit consumes only 4.6 mA at an input frequency 2.5 GHz. 相似文献
12.
A high-speed dual-modulus divide-by-32/33 prescaler has been developed using 0.25 μm CMOS technology. The source-coupled logic (SCL) structure is used to reduce the switching noise and to ameliorate the power-speed tradeoff. The proposed prescaler can operate at high frequency with a low-power consumption. Based on the 2.5 V, 0.25 μm CMOS model, simulation results indicate that the maximum input frequency of the prescaler is up to 3. 2 GHz. Running at 2. 5 V, the circuit consumes only 4.6 mA at an input frequency 2.5 GHz. 相似文献
13.
This study presents a new method of 4-pipelined high-performance split multiply-accumulator （MAC） architecture, which is capable of supporting multiple precisions developed for media processors. To speed up the design further, a novel partial product compression circuit based on interleaved adders and a modified hybrid partial product reduction tree （PPRT） scheme are proposed. The MAC can perform 1-way 32-bit, 4-way 16-bit signed/unsigned multiply or multiply-accumulate operations and 2-way parallel multiply add （PMADD） operations at a high frequency of 1.25 GHz under worst-case conditions and 1.67 GHz under typical-case conditions, respectively. Compared with the MAC in 32-bit microprocessor without interlocked piped stages （MIPS）, the proposed design shows a great advantage in speed. Moreover, an improvement of up to 32% in throughput is achieved. The MAC design has been fabricated with Taiwan Semiconductor Manufacturing Company （TSMC） 90-nm CMOS standard cell technology and has passed a functional test. 相似文献
14.
The clock generator and OOK modulator for RFID (Radio Frequency Identification) presented in this paper consist of a current source and delay elements. The simple constant-gm structure is adopted in the current source design and the current consumption of the current source is only about 2 μA. The delay elements, the clock generator and OOK modulator are introduced in detail in the paper. The designed circuits are fabricated by 0.6 μm CMOS process. The area of the core circuit is only about 400 μmμ0 μm. The delay time of all three samples is in the range of 9 μs to 21 μs when the supply voltage varies from 2 V to 4 V. As the measured results satisfy the system requirements, these circuit structures are suitable for RFID application. 相似文献
15.
EDA仿真是射频集成电路课程教学的重要教学手段。文章以设计一种应用于交通专用短程通信的5.8GHz射频功率放大器为例,对EDA工具在射频集成电路课程教学中的应用进行了探讨;通过EDA仿真,形象地演示出了电路性能的变化,加深了学生对有源电感补偿的CMOS射频功放的理解和认识。 相似文献
16.
设计了一种工作在0～8 GHz频段的热驱动式RF MEMS开关.开关利用热驱动方式实现横向金属直接接触,因此具有较好的射频性能.开关的结构层由厚的电镀镍和氮化硅组成,由于氮化硅的绝缘作用,实现了射频信号与驱动信号的隔离,有助于进一步提高射频性能.分析了在较小变形量的情况下,突起角度与顶点位移量的关系.电镀的金壁作为接触金属降低了接触电阻.开关通过Metal-MUMPs工艺进行成功流片,测试结果显示,开关在8 GHz有小于0.9 dB的插入损耗和大于30 dB的隔离度. 相似文献
17.
设计了一个可用于低中频GPS接收机系统的1.575 GHz的低噪声放大器.首先考虑了ESD保护二极管和焊盘的寄生效应,对输入匹配和噪声性能的优化做了分析,并将窄带电感模型用于电路设计优化.其次基于Vol-terra级数,对放大器的非线性做了分析,推导了电路各参数与,IIp3的关系表达式,据此在功耗和线性度之间做了折衷考虑.采用TSMC 0.18μm射频工艺对低噪声放大器进行设计和仿真.仿真结果表明:在1.8 V工作电压下,噪声系数仅为1.1 dB,IIP3为-8.3 dBm,电流消耗3 mA,电路的输入匹配良好. 相似文献
18.
介绍了一种应用于DRM/DAB频率综合器的宽带低相位噪声低功耗的CMOS压控振荡器.为了获得宽工作频带和大调谐范围,在LC谐振腔里并联一个开关控制的电容阵列.所设计的压控振荡器应用中芯国际的0.18μm RF CMOS工艺进行了流片实现.包括测试驱动电路和焊盘,整个芯片面积为750μm×560μm.测试结果表明,该压控振荡器的调谐范围为44.6%,振荡频率范围为2.27～3.57GHz.其相位噪声在频偏为1MHz时为-122.22dBc/Hz.在1.8V的电源电压下,其核心的功耗为6.16mW. 相似文献