首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   114篇
  免费   0篇
  国内免费   3篇
教育   67篇
科学研究   42篇
体育   1篇
综合类   7篇
  2024年   1篇
  2023年   1篇
  2022年   1篇
  2021年   1篇
  2019年   3篇
  2015年   6篇
  2014年   10篇
  2013年   7篇
  2012年   3篇
  2011年   9篇
  2010年   10篇
  2009年   18篇
  2008年   14篇
  2007年   8篇
  2006年   5篇
  2005年   1篇
  2004年   2篇
  2003年   2篇
  2002年   4篇
  2001年   2篇
  2000年   1篇
  1999年   3篇
  1997年   1篇
  1996年   1篇
  1993年   1篇
  1992年   1篇
  1991年   1篇
排序方式: 共有117条查询结果,搜索用时 15 毫秒
71.
随着无线通信技术的应用和发展,对高质量的高频信号源要求日益迫切,这主要表现在对频率的稳定度和准确度的要求越来越高,并且希望能方便地调整频率。常见的信号产生方法很难满足这些要求,如石英晶体振荡器可以达到很高的频率稳定度,但是调整频率困难;LC振荡器调整频率比较容易,但是频率稳定度和精度方面又达不到要求。锁相环频率合成技术则可以同时满足两方面的要求,而压控振荡电路的设计是锁相环最为关键的一个环节,决定着锁相环的频率大小、频带的宽度、稳定度。  相似文献   
72.
本文研究了数字锁相环的工作原理和基于FPGA的设计方法,采用了同步状态机简化了编程和逻辑运算,利用Verilog语言进行了建模与描述,运用ModelSim进行时序仿真并下载到了目标芯片。  相似文献   
73.
数字电路在技术性能、集成化和设计周期各方面都超过模拟电路。该文提出了一个采用数字锁相环(DPLL)实现同步的高频滞回控制降压型DC-DC转换器的设计。数字锁相环锁定到参考时钟频率,使用数字控制延迟线(DCDL)补偿占空比变化对转换器开关频率的影响,消除了开关频率对转换器输出电压的依赖性,有效解决了转换器的稳定性与快速阶跃响应的矛盾,转换效率、纹波等性能优越。  相似文献   
74.
胡洪  卢婧 《科教文汇》2013,(25):108-109
信号源是电子系统中非常重要的部件,常常被称作电子系统的心脏。信号源有多种产生方式,本文所采用的是频率合成技术。为了克服DDS和PLL的缺点,可以采用两者相结合应用的频率合成方案。本文采用的是DDS激励PLL的方式实现1200MHz-1300MHz的信号频率输出,分析了电路的主要组成单元,对重要的技术和电路单元作了比较详细的说明。涉及关键器件的选择,电路的仿真,噪声分析。本文的最后为分析总结。  相似文献   
75.
分析了锁相频率合成、直接数字式频率合成和混合式频率合成新技术,阐述了频率合成技术的新进展及发展趋势,介绍了频率合成技术在现代通信与电子系统中的各种应用.  相似文献   
76.
给出了基于VSS平台的锁相环仿真过程,并将其引入课堂教学和实验。同时给出了锁相环的仿真模型,构建了完整的锁相环系统,并给出了仿真波形与环路滤波器设计方法。实践证明,采用这种方式可以帮助学生对相关内容的理解,并为今后进行系统设计工作打下良好的基础。  相似文献   
77.
本文通过对DVI通信协议,TMDS的链路构成、信号特性、编码及解码算法分析.提出针对数字电视中的实际应用方案,简化了数字→模拟→数字繁琐的转换过程,解决了模拟传输环节中难以抑制的噪声干扰问题,有效避免了信号的损失和受到的干扰.有效消除拖影现象,使图像的清晰度和细节表现力都得到了大大提高,电视画面色彩更纯净,更逼真.  相似文献   
78.
本研究了用MCS-96系列80C196KB单片机为基础结合外围器件来实现对可控硅三相全控桥的触发控制。采用锁相环技术及过零触发的方法,实现触发脉冲与电源信号(线电压)的同步,提高了触发器的抗干扰能力。改善了三相触发脉冲的对称性。由软件控制可产生不同顺序的6组触发脉冲。  相似文献   
79.
利用截止频率为49GHz 的0.18-μm CMOS工艺,设计实现了11.6-GHz锁相环电路.该电路由模拟乘法鉴相器、单极点低通滤波器及采用可变负电阻负载的三级环形振荡器构成.在片晶圆测试表明,该芯片在输入速率为11.6 GHz、长度为231-1伪随机序列的情况下,恢复时钟的均方根抖动为2.2 ps.锁相环的跟踪范围为250 MHz.环形振荡器在偏离中心频率为10 MHz处的单边带相位噪声为-107 dBc/Hz.在锁定条件下,锁相环在偏离中心频率为10 MHz处的单边带相位噪声为-99dBc/Hz.芯片面积为0.47 mm×0.72 mm,在1.8-V电源供电下,功耗为164 mW.  相似文献   
80.
本文在介绍了锁相环(PLL)频率合成器工作原理并在此基础上给出了一种新型数字化可编程频率合成器的电路结构。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号