共查询到20条相似文献，搜索用时 671 毫秒
1.
本文在分析SDH同步网技术和同步时钟控制方式的基础上,提出SDH同步网中光电转换模块的硬件系统的设计方案,从逻辑上进行了模块划分并确定了各个模块要实现的功能,详细介绍了关键芯片选取的型号和特征,重点分析了CPU和控制电路的具体实现方案,对其它相关模块的硬件实现也有论述. 相似文献
2.
采用TSMC0·18μm CMOS工艺实现了一种应用于光纤通信系统SDH STM-64的10Gbit/s1∶4分接器,整个系统采用树型结构,由1个高速1∶2分接器、2个低速1∶2分接器、分频器以及数据和时钟输入输出缓冲组成.为达到优化性能、降低功耗的目标,其中高速分接部分和5GHz1∶2分频器都采用共栅结构、单时钟输入的锁存器;而低速分接部分则由动态CMOS逻辑实现.通过在片晶圆测试,该芯片在输入10Gbit/s、长度为231-1的伪随机码流时工作性能良好,电源电压1·8V,功耗仅为100mW.芯片面积为0·65mm×0·75mm. 相似文献
3.
采用TSMC 0.18μmCMOS工艺实现了一种应用于光纤通信系统SDH STM-64的10 Gbit/s1:4分接器,整个系统采用树型结构,由1个高速1:2分接器、2个低速1:2分接器、分频器以及数据和时钟输入输出缓冲组成.为达到优化性能、降低功耗的目标,其中高速分接部分和5 GHz 1:2分频器都采用共栅结构、单时钟输入的锁存器;而低速分接部分则由动态CMOS逻辑实现.通过在片晶圆测试,该芯片在输入10 Gbit/s、长度为231-1的伪随机码流时工作性能良好,电源电压1.8 V,功耗仅为100mW.芯片面积为0.65 mm×0.75 mm. 相似文献
4.
为了解决电子系统对随机数越来越高的要求,利用FPGA芯片,结合PLL技术和组合逻辑竞争冒险的原理,设计并实现了一款真随机发生芯片.由于避免使用震荡采样的方法,实验研究证明随机数发生器具有良好的随机特性及均匀性,芯片的功耗和寿命都得到了大幅提高.芯片利用门控时钟技术和可变频率的方法,降低了功耗,经过理论分析和仿真,该芯片达到了理想的随机性效果,有良好的应用价值. 相似文献
5.
6.
本自动化检测打印机的纸张数量的系统专利设计,能够实现打印机纸张的密码保护、记忆功能、统计总纸张数（累加）等功能.设计的系统包括单片机、光电传感器、时钟芯片、LCD液晶显示等.软件编程采用C语言来编写,软件设计主要包括时钟、显示、检测计数以及密码设置等部分. 相似文献
7.
郭晶 《兰州教育学院学报》2013,(6):107-109
连续小波变换由于具有良好的时频分析能力而广泛应用于信号特征分析,同时也由于较大的运算量而影响了其在工程上的运用。FPGA每个IPCore在硬件运算的时候,都必须要考虑其流水时的延时问题,必须相应地在信号输出端加入高倍时钟。这样在设计中就采用了两个时钟,这会影响系统的时钟同步,而且也会增加时钟分频的复杂度,并占用大量的芯片资源。针对以上问题,对Morlet小波函数和FPGA系统进行了相应的更改,采用FIR滤波器结构实现小波变换。仿真结果表明,采用改进小波变换的FPGA系统实际占用芯片资源量有所减少,在信号符号率估计性能方面并没有下降,并且运算效率大大提高了。 相似文献
8.
提出一种基于Xilinx公司Virtex-5 FPGA的高速数字下变频的实现方法,使用system Generator for DSP软件实现IP Core在FPGA中的建模,通过Matlab进行了仿真验证,并下载到FPGA芯片中进行了功能验证,证明该设计集成度高和稳定性强,降低了开发成本. 相似文献
9.
利用嵌入式技术,使用FPGA实现了多路全双工串口.该系统在接收端和发送端前都加一个具有8个缓冲单元的FIFO,实现内部模块时钟与串口速率匹配,同时,发送波特率和接收波特率等参数能够根据需要来进行相应的配置,并在Altera公司的CycloneⅢ系列FPGA硬件平台进行验证实验结果,该设计完全符合串口通信标准. 相似文献
10.
王质朴 《深圳职业技术学院学报》2011,10(3):37-39
介绍了一种可预设定时间的照明节能控制器的研发.该控制器硬件以AT98S52单片机为控制芯片,DS12C887时钟芯片为时钟计时,软件采用MCS-51单片机汇编语言,可在每天预定的3个时间段内对教室、车间等公共场合的照明灯进行集中控制,实现在该3个时段内当房间无人时关断照明,房间有人时开启照明并适时延长照明时间的节能控制.该控制器时钟运行不受市电停电影响,时钟年误差小于10 min. 相似文献
11.
专用集成电路、复杂可编程逻辑器件,现场可编程逻辑门阵列在电子设计领域得到了极大的应用。专用集成电路用于应特定用户要求和特定电子系统的需要而设计、制造的集成电路。现场可编程逻辑门阵列和复杂可编程逻辑器件都是可编程专用集成电路器件。复杂可编程逻辑器件适合逻辑密集型应用,如状态机和地址解码器逻辑等。而现场可编程逻辑门阵列适用于寄存器密集型设计。 相似文献
12.
可重配置FPGA仿真验证平台的研究与设计 总被引：1，自引：0，他引：1
张旭 《湖南广播电视大学学报》2007,(3):79-81
FPGA仿真是确保IC设计正确的重要手段。本文探讨了FPGA仿真技术和ASIC设计FPGA仿真验证流程,介绍了一种新型硬件可重配置的通用FPGA仿真验证平台的设计技巧,解决了用多片FPGA芯片实现ASIC仿真的难题。 相似文献
13.
介绍了SPI工作原理,给出了一种基于FPGA的SPI控制器的设计方法。利用FPGA丰富的逻辑资源以及产生精确时序的能力,非常方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据。阐述SPI控制器的设计过程,使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试验证,对SPI接口Flash进行操作。证明了系统设计方法的正确性和可靠性。该方法对FLASH存储控制系统的设计具有普遍适用性,可用于对FPGA配置进行保存。 相似文献
14.
以太无源光网络接入控制器的实现 总被引：1，自引：0，他引：1
1IntroductionWith the developing of packet switching and trans-mission technologies,many IP-oriented applicationshave experienced a substantial growth,makingit pos-sible for various real-ti me broadband video servicesviathe Internet.However,current access networktechnologies can only offer512k-2M subscriberbandwidth,whichis unable to meet the broadband de-mand of emerging3Tnet services such as high-defini-tion video(HDTV)and real-ti me network TV broad-cast.Therefore,the access network sti… 相似文献
15.
基于Altera Cyclone IV E FPGA设计的TV-VGA转换控制器,采用Altera Cyclone IV E FPGA将DVD输入影像信号传输到DE2-115开发板电视译码芯片（ADV7180）,经过译码转换成8位的ITU-R标准接口影像数据传输到Cyclone IV E FPGA,ITU-R 656译码器将亮度与彩度信号分开、做解交错和缩放处理,并将亮度与彩度信号转换成VGA显示的红、绿、蓝影像信号,Cyclone IV E FPGA将影像信号传输到DE2-115开发板的VGA数模转换芯片（ADV7123）,最终实现通过LCD/CRT屏幕播放画面。仿真结果表明该转换控制器设计算法是正确、有效的。 相似文献
16.
焦冬莉 《雁北师范学院学报》2013,(3):31-33
限幅滤波法是抑制正交频分复用（OFDM）信号的PAPR的常用硬件实现方法。使用FPGA可缩短系统设计开发时间,提高系统可靠性。本文在用FPGA实现限幅滤波的基础上,讨论了基于FPGA设计时应考虑的主要问题,以及影响设计性能的几个因素,包括：乘法器的设计、算法的优化、芯片的选择等。 相似文献
17.
18.
DSP Builder在数字信号处理中的应用 总被引：2，自引：0，他引：2
目前数字信号处理（DSP）技术发展迅猛,在电子、通信、航天等领域DSP技术都有着十分广泛的应用.以往设计人员在进行DSP系统设计时通常采用DSP处理器或在FPGA上通过硬件描述语言（VHDL）实现,设计难度大,开发周期长.本文介绍的DSP Builder是Altera公司推出的一个DSP开发工具,允许设计者在Matlab中完成算法设计,在Simulink软件中完成系统集成,然后通过SignalCompiler模块生成Quartus II软件中可以使用的硬件描述语言文件,通过综合仿真后下载到FPGA芯片内,从而完成系统设计.与以往基于硬件语言的设计相比,这种设计流程更快、更容易. 相似文献
19.
为了通过CMOS图像探测器实时准确的获取图像,设计了一套基于FPGA结合SDRAM的实时图像采集系统。根据CMOS图像探测器输出图像格式的特点,选用了一片Xilinx公司FPGA作为硬件设计平台,使用Verilog-HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述,对输出图像格式重组、图像信息添加等功能进行了详细的设计。试验结果表明,所设计的图像采集系统在全帧模式、20 f·s-1的情况下可以实时稳定的实现图像的显示与存储,而且具有较好的通用性。 相似文献
20.
A clock synchronization method based on IEEE 1588 and its implementation on Ethernet 总被引：1，自引：0，他引：1
We presented a clock synchronization method that contained a clock adjusting algorithm and a frequency compensated clock to achieve precise synchronization among distributed clocks based on IEEE 1588 protocol. Further, we presented its application on Ethernet and implementation of the frequency compensated clock in a field programmable gate array （FPGA） as experiments. The results indicate that this method can support sub-microsecond synchronization with inexpensive standard crystal oscillators. 相似文献