首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   115篇
  免费   0篇
  国内免费   3篇
教育   68篇
科学研究   42篇
体育   1篇
综合类   7篇
  2024年   1篇
  2023年   1篇
  2022年   2篇
  2021年   1篇
  2019年   3篇
  2015年   6篇
  2014年   10篇
  2013年   7篇
  2012年   3篇
  2011年   9篇
  2010年   10篇
  2009年   18篇
  2008年   14篇
  2007年   8篇
  2006年   5篇
  2005年   1篇
  2004年   2篇
  2003年   2篇
  2002年   4篇
  2001年   2篇
  2000年   1篇
  1999年   3篇
  1997年   1篇
  1996年   1篇
  1993年   1篇
  1992年   1篇
  1991年   1篇
排序方式: 共有118条查询结果,搜索用时 15 毫秒
41.
为使∑-△小数频率合成器获得低带内相位噪声,在设计中调制器采用一种5阶4bit输出的单环∑-△调制器,比3阶MASH(Multi-stAge noise-SHaping)结构有着更低的带内量化噪声.一款具有低带内相位噪声和快速锁定特点的2.6GHz∑-△小数频率合成器在0.25μmCMOS工艺中实现.测试结果显示,该频率合成器在40KHz频率偏移处相噪-86.5dBc/Hz,杂散小于-65dBc.在2.5V的电源供电下,电流为25.5mA,整个芯片面积3.9mm2(核心电路面积0.63mm.).  相似文献   
42.
对于远离主干电网的弱电网下电流转换与传送控制,仅仅使用三相同步锁相环(SRF-PLL)结构的并网逆变器,会受到弱电网电压前馈、电压谐波干扰的影响,造成并网逆变器系统稳态误差、输出阻抗的相位裕度变差。同时,弱电网的感性阻抗、数字控制延时特性,将使系统的滤波器阻尼特性、传递函数极点分布发生改变,导致出现网侧等效电感变大、实际谐振频率降低的失稳问题。基于此,阐述了LCL型并网逆变器的结构模型与参数设计,分析了传统同步锁相环(SRF-PLL)结构的并网系统的缺陷,研究了基于弱电网复数滤波器结构PLL的并网逆变器适应性,以供参考。  相似文献   
43.
本文介绍了一种实用的70MHzDPSK调制解调器,它基于平方环载波提取原理,采用集成芯片设计,具有工作稳定,可靠的特点,文中还介绍了用伪随机码测试其性能的方法,该调制解调器广泛适用于数字移动通信场合。  相似文献   
44.
本文依托卫星通信网络技术实训平台,以锁相环实验为例,从理论和实体实验测量两方面对相关教学环节、测量步骤和结果进行详细介绍。理论部分重点介绍锁相环的组成与基本工作原理,测量环节中结合实验系统的电路结构设计测量方案,并且给出测量结果。  相似文献   
45.
介绍了时隙同步器的结构,分析了数字锁相环(DPLL)的组成,说明了数字锁相环的工作过程。最后,提出一种VHDL设计的数字锁相环方案。  相似文献   
46.
介绍了一种基于89C52单片机电力参数测试系统的组成和检测原理。系统利用双保持器解决了电压电流的同步测量。利用倍频锁相环路防止了被测信号的失真。同时解决了无法进行在线测试的难题,使得低压供电系统对电力的分配与调度更加合理,更加快捷。  相似文献   
47.
介绍一种新的异步电动机调速系统,该系统采用了锁相环(PLL)和模糊逻辑控制器(FLC)联合控制的方法.它既有前者控制精度高,又有后者不需要精确的数学模型的优点.与使用PID调节器控制相比,具有响应快、控制精度高的性能.  相似文献   
48.
一种伽利略信号跟踪的多路径消除方法   总被引:1,自引:0,他引:1  
针对伽利略信号调制的特点,提出了一种基于滤波相关器法的多路径消除方法ELSC(early-late strobe correlator).通过对滤波相关器法应用于伽利略E1信号的跟踪情况进行分析,发现滤波相关器法不能消除延迟为0.5个码片附近的多路径信号影响.ELSC方法通过对几个滤波相关器的叠加,能有效消除0.5个码片附近的多路径信号影响.通过仿真比较了ELSC方法和滤波相关器法对于伽利略信号的多路径误差包络.结果表明ELSC方法优于传统的滤波相关器法,不仅适用于伽利略信号的跟踪,同时也适用于GPS信号的跟踪.  相似文献   
49.
叙述了MC14 0 4 6芯片的主要特点和功能 ,分析了用锁相环构成频率合成器的工作原理 ,介绍了一种用MC14 0 4 6构成的新型频率合成器  相似文献   
50.
描述了用于SDH光纤通信STM-16速率级的2.488Gbit/s时钟和数据恢复电路.该电路采用基于注入式锁相环和D触发器的电路结构,在标准的0.35μmCMOS工艺上实现流片.经过测试,当输入长度为231-1的伪随机序列,数据速率为2.488Gbit/s时,在误码率为10-12的条件下,电路的灵敏度小于20mV.恢复得到的时钟具有2.8ps的均方根相位抖动,在100kHz频偏处的相位噪声为-110dBc/Hz,并具有大于40MHz的捕获范围.5V电源供电时,电路消耗680mW功率.芯片面积为1.49mm×1mm.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号