共查询到19条相似文献，搜索用时 15 毫秒
1.
针对CCSDS图像数据压缩(IDC)标准,提出了一种基于FPGA的CCSDS IDC并行实现方案.该方案包括离散小波变换(DWT)、直流系数量化编码、位平面编码(BPE)、码字拼接等4个模块.位平面编码模块采用了并行扫描、并行编码的快速算法,以提高编码速度.仿真结果表明了本方案的可行性和有效性,处理时间比现有的CCSD... 相似文献
2.
张培 《苏州市职业大学学报》2007,18(2):73-75
根据LDPC码的构造、编码、译码原理,重点论述了在MathWorks公司推出的Matlab上的LDPC编译码器的算法实现,并给出其与Turbo码的简单性能对比,指出LDPC码的发展前景。 相似文献
3.
介绍了光端机的E1信道HDB3编码的原理和方法,给出了用FPGA实现E1信号HDB3编码的方法。得到了用Xilinx公司的集成软件ISE6．2进行HDB3编码的原理图及仿真结果。结果表明用XC2S100系列FPGA实现HDB3的转换比采用专用集成电路具有结构简单、体积更小、灵活性高等优点。 相似文献
4.
数字音频编解码系统采用MDCT/IMDCT实现时间－频率域的互换,以消除音频分帧引起的时间域混叠效应。本文提出一种新的MDCT/IMDCT快速实现方案,基于N/8点FFT变换核,采用奇偶双路并行和蝶型单元技术,与现有快速算法相比,运算速度和吞吐能力均提高一倍,并且该方案既可以实现MDCT正变换,也可以实现相应的反变换。为了验证方案的正确性,在Altera FPGA开发板上完成了N=256点MDCT的实验,结果表明,该实现方案在运算速度和数据吞吐率等方面取得很大的改进。 相似文献
5.
移动视频编码应用对实时性要求越来越高,传统编码器中使用的串行运动估计算法难以满足实时编码要求.本文并行化移动编码中典型的运动估计算法--归一化部分失真搜索.采用比帧和宏块更小的候选块作为并行粒度,保持归一化部分失真快速排除非最佳候选块优势,同时充分利用多核计算资源.4核CPU平台上实验结果表明,相比串行算法,该并行算法在计算量增加不超过1.2%的前提下,实现了3.88至3.96的加速比. 相似文献
6.
运用现场可编程门阵列(FPGA)并发执行的特点,提出一种并行实时控制方法,其核心在于构建产生位移促动器控制信号的模块.重点介绍了如何使用底层硬件语言构建控制模块,并对它进行功能仿真.对控制系统硬件平台和软件平台的实现也做了一定介绍. 相似文献
7.
集中并行可视化与远程可视化的优点,提出远程数据抽取与并行可视化分析诊断方案. 针对地学研究对象具有多尺度的特点,借助于多尺度、多分辨率数据抽取工具,建立了超大规模地学数据多尺度抽取算法以及并行实现算法;并以海啸数据为例,基于VTK软件实现海啸数据的多尺度显示. 相似文献
8.
《吉林省教育学院学报》2017,(4):132-134
城市化进程的发展,物业管理的水平直接关系到业主的切身利益,通过信息化的物业管理手段,可以为物业管理工作提供技术保障,达到维护业主利益、构建和谐社区的目标。系统详细分析了物业管理系统的各项功能实现流程,构造了系统功能实现所需的业务类和方法,完成了应用程序编码实现与功能界面开发。系统选择支持B/S架构模式系统开发的.NET技术平台进行系统开发,以SQL作为系统运行所对应的数据库软件平台。完成了应用程序编码实现与功能界面开发。 相似文献
9.
针对低信噪比环境下编码辅助载波同步算法存在复杂度高和实时性差的问题, 本工作引入估计积分器不断补偿信号向量、减小待估偏移值. 在此基础上,提出新的同步迭代停止准则;当LDPC码的各变量节点的对数似然比绝对值的均值趋于稳定时,提前停止迭代. 仿真结果表明,该算法在缩小频率搜索范围的同时,大大减少同步迭代次数,且与理想同步译码相比,性能损失不超过0.12 dB. 相似文献
10.
11.
采用现场可编程门阵列FPGA技术实现数字信号处理,可以很好地解决并行性、可配置性和速度问题。循环码是线性分组纠错码的一个子集,它具有防止突发错误的保护功能。提出了采用硬件描述语言进行设计输入的优点,给出了基于FPGA的一种系统循环码、编码器、译码器。以及m序列发生器的实现办法。 相似文献
12.
设计一种基于FPGA的改进的并行FFT/IFFT蝶形运算结构.该结构采用按时间抽选的FFT基-2蝶形算法对IEEE单精度浮点数构成的复数进行8路并行处理.利用Xilinx ISE 13.1软件完成FFT/IFFT处理器的设计, 并在Virtex6硬件平台上进行验证.结果表明, 利用这种8路并行结构设计的FFT/IFFT处理器可在合理利用硬件资源的同时提高运算速度及精度. 相似文献
13.
为提高光电跟踪设备图像传输的带宽,提高其抗干扰能力和减少配线工作量,提出一种光纤传输系统的设计方案. 针对cameralink接口的相机,对并行图像数据进行主控处理、编码串行化,通过光纤传输后在接收端再进行解码、主控处理后完成采集. 在方案中,加入自诊断机制初步判断光纤通信链路是否通信正常. 实验结果表明,此方案对于cameralink相机具有通用性,可实现光纤通信链路的自诊断,并且实现了base配置模式和medium配置模式下的图像传输. 传输无误码,单通道传输带宽最高可达2 Gbps. 相似文献
14.
针对传统多带宽合成孔径雷达系统需要多个滤波器和多种采样时钟等问题,提出一种新的数字处理方法,并详细介绍了算法方案、仿真结果和基于现场可编程门阵列(FPGA)的算法实现.该方法仅需一个最高频率的采样时钟获取离散化数据,通过对数据的插值得到其他较低时钟频率的数据,而对不同带宽信号的滤波由数字滤波器来实现.这种方法简化了系统设计,提高了系统可靠性. 相似文献
15.
本系统的设计是采用基于ARM9和FPGA的系统平台,利用两个CMOS摄像头,对光纤的垂直的两个方向(X方向和Y方向)图像同时进行图像数据采集,因此ARM可获得三维的光纤熔接图像。两个CMOS摄像头的光纤图像经过ARM处理后,可通过显示设备并行显示。这是一种新的设计,它能够提高光纤熔接图像采集和显示的速度。 相似文献
16.
可扩展大屏幕高分辨率并行显示系统的构建,包括硬件环境、软件环境与软件技术、图形校正与颜色校正.基于SAGE和VizRoll大屏幕显示技术,利用PC-cluster及LCD构建了一个可扩展4×5高分辨率并行显示阵列,并实现了高分辨率并行显示系统在地学可视化中的几个典型应用. 相似文献
17.
随着高性能计算需求的不断增长,人们开始将目光投向具有强大计算能力及高存储带宽的GPU设备.与擅长处理复杂性逻辑事务的CPU相比,GPGPU(general purpose graphic processing unit,通用图形处理器)更适合于大规模数据并行处理.CUDA(compute unified device architecture,统一计算架构)的出现更加速了GPGPU应用面的扩张.基于GPGPU和CUDA技术对AES算法的实现进行加速,得到整体吞吐量6~7Gbit/s的速度.如果不考虑数据加载时间,对于1MB以上的输入规模,吞吐量可以达到20Gbit/s. 相似文献
18.
给出了一种低频功率放大器的设计制作过程,包括电压放大电路、FPGA控制的显示电路、带阻滤波器等部分．实验显示,当输入电压有效值为5mV的正弦信号时,在8Ω负载上的输出功率可达5W以上,输出波形无明显失真,输出噪声电压有效值不超过5mV,通频带范围为10Hz～50kHz．基于FPGA编程控制,能够测量并LCD显示输出功率、直流电源的供给功率和整机效率． 相似文献
19.
研究了基于MIL-STD-1553B协议的总线控制器和远程终端的FPGA设计及其实现. 在一片FPGA上实现了总线控制器和远程终端2部分功能,给出了设计原理和不同配置模式下的响应流程. 结果表明,基于FPGA 实现1553B协议总线控制器和远程终端功能的方法可行. 相似文献